Docket No.: 67160-015 PATENT

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Hisaya MORI, et al.

Confirmation Number:

Serial No.:

Group Art Unit:

Filed: August 26, 2003

Examiner:

For:

APPARATUS FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2003-049893, filed February 26, 2003

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:prg Facsimile: (202) 756-8087

Date: August 26, 2003

# 日本国特許庁 JAPAN PATENT OFFICE

67/60-015, MORI et al. Augu st 2**5**,2003 McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月26日

出 願 番 号

Application Number:

特願2003-049893

[ ST.10/C ]:

[JP2003-049893]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 3月18日

特 許 庁 長 官 Commissioner, Japan Patent Office



# 特2003-049893

【書類名】

特許願

【整理番号】

542559JP01

【提出日】

平成15年 2月26日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 1/10

【発明者】

【住所又は居所】

兵庫県伊丹市瑞原四丁目1番地 菱電セミコンダクタシ

ステムエンジニアリング株式会社内

【氏名】

森 長也

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

船倉 輝彦

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

花井 寿佳

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100082175

【弁理士】

【氏名又は名称】

高田 守

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100066991

【弁理士】

【氏名又は名称】 葛野 信一 【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100106150

【弁理士】

【氏名又は名称】

髙橋 英樹

【電話番号】

03-5379-3088

【手数料の表示】

【予納台帳番号】

049397

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 半導体集積回路の試験装置およびそれを用いた半導体集積回路 の製造方法

#### 【特許請求の範囲】

【請求項1】 被試験半導体集積回路と信号のやり取りを行なうテスト回路 基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続さ れたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含ま れるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半 導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テスト補助装置が、前記テストパターン信号発生器に書き込まれたテストパターンデータに基づいて、被試験半導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジタル回路の試験を行なうことを特徴とする半導体集積回路の試験装置

【請求項2】 請求項1記載の半導体集積回路の試験装置であって、前記テストパターンメモリが、前記テストパターン信号発生器の記憶容量よりも大きな記憶容量を持って構成されたことを特徴とする半導体集積回路の試験装置。

【請求項3】 請求項2記載の半導体集積回路の試験装置であって、前記テストパターン信号発生器が、前記テストパターンメモリよりも高速のメモリで構成されたことを特徴とする半導体集積回路の試験装置。

【請求項4】 請求項1記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらにCPU部を有し、このCPU部は前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択されたテストパターンデータを読み出すための選択指示信号を発生し、前記制御部がこの選択指示信号に基づいて前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択されたテストパターンデータを読み出し、前記テストパターン信号発生器に書き込むことを特徴とする半導体集積回路の試験装置。

【請求項5】 請求項1記載の半導体集積回路の試験装置であって、前記制御部が前記テストパターン信号発生器に書き込まれたテストパターンデータを読み出し、前記テストパターン信号発生器がこのテストパターンデータの読み出しに基づき、テストパターン信号と、テスト入力・判定パターン信号を発生することを特徴とする半導体集積回路の試験装置。

【請求項6】 請求項5記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらに波形整形部を有し、この波形整形部が前記テストパターン信号に基づいてテスト入力パターン信号を整形し、このテスト入力パターン信号が被試験半導体集積回路へ入力されることを特徴とする半導体集積回路の試験装置。

【請求項7】 請求項6記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらに出力判定部を有し、この出力判定部が、被試験半導体集積回路から出力されるテスト出力パターン信号と前記テストパターン信号とを比較して、エラーデータ信号を出力することを特徴とする半導体集積回路の試験装置

【請求項8】 請求項7記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらにエラー情報メモリ部を有し、このエラー情報メモリ部は、前記テストパターン信号発生器に書き込まれたテストパターンデータを読み出すためのアドレス情報を受けるように構成され、前記出力判定部が前記エラーデータ信号を発生したときのアドレス情報をも併せて記憶することを特徴とする半導体集積回路の試験装置。

【請求項9】 請求項1記載の半導体集積回路の試験装置であって、前記テ

スト補助装置がさらにタイミング信号発生器を有し、このタイミング信号発生器は、テスト周期信号と、クロック信号と、ストローブ信号を発生し、前記クロック信号とストローブ信号はそれぞれ前記テスト周期信号からある時間遅れて発生される信号であって、このクロック信号は前記テスト入力パターン信号の立ち上げタイミング、および立ち下げタイミングを設定するのに使用され、また前記ストローブ信号は前記テスト入力パターン信号に基づいて被試験半導体集積回路から出力されるテスト出力パターン信号に対する判定タイミングを設定するのに使用されることを特徴とする半導体集積回路の試験装置。

【請求項10】 請求項1記載の半導体集積回路の試験装置であって、前記 テスト補助装置が複数のチャンネルを有し、そのそれぞれのチャンネルに、前記 テストパターンメモリと前記テストパターン信号発生器と前記制御部とを有する ことを特徴とする半導体集積回路の試験装置。

【請求項11】 請求項10記載の半導体集積回路の試験装置であって、前記テスト補助装置が前記各チャンネルに対する共通部分にCPU部を有し、このCPU部が各チャンネルの前記制御部に対して、前記選択テストパターンデータを選択するための選択指示信号を与えることを特徴とする半導体集積回路の試験装置。

【請求項12】 請求項1記載の半導体集積回路の試験装置であって、前記 テスト補助装置を搭載したテスト補助回路基板が、前記テスト回路基板上に配置 されたことを特徴とする半導体集積回路の試験装置。

【請求項13】 請求項1記載の半導体集積回路の試験装置であって、前記 テスト補助装置が、前記テスト回路基板に直接実装されたことを特徴とする半導 体集積回路の試験装置。

【請求項14】 請求項1記載の半導体集積回路の試験装置であって、この 試験装置は前記テスト回路基板の近傍に配置されたテストヘッド装置を有し、こ のテストヘッド装置は複数の回路基板を組み合わせたテスト補助装置組立を含み 、前記複数の回路基板上に、前記テスト補助装置がその回路部品を分散して、搭 載されたことを特徴とする半導体集積回路の試験装置。

【請求項15】 請求項14記載の半導体集積回路の試験装置であって、前

記テスト補助装置組立は、5枚の回路基板を有し、この5枚の回路基板の中の2 枚の回路基板は前記テスト回路基板とほぼ並行に配置され、また他の3枚の回路 基板は前記テスト回路基板とほぼ垂直に配置されることを特徴とする半導体集積 回路の試験装置。

【請求項16】 請求項15記載の半導体集積回路の試験装置であって、前記テストヘッド装置は、スコープ穴を有するテストヘッドを含み、前記テスト回路基板とほぼ垂直に配置された3枚の回路基板は、その一部が前記スコープ穴内に一様に、配置されたことを特徴とする半導体集積回路の試験装置。

【請求項17】 被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、テストベクタアドレス制御コードと、テストベクタアドレス制御データと、テストパターンデータとをテストベクタアドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生するプログラムカウン タを有し、

前記テストパターン信号発生器は、前記テストベクタアドレス信号によってテストベクタアドレスを進めながら、前記テストパターンデータに基づいてテスト

パターン信号を発生し、

前記テスト補助装置が、このテストパターン信号に基づいて被試験半導体集積 回路へのテスト入力パターン信号を発生し、このテスト入力パターン信号に基づ き被試験半導体集積回路から出力されるテスト出力パターン信号を判定すること により、被試験半導体集積回路のディジタル回路の試験を行なうことを特徴とす る半導体集積回路の試験装置。

【請求項18】 被試験半導体集積回路と信号のやり取りを行なうテスト回路 基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半 導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、アルゴリズミックデータ発生レジスタ用制御コードと、アルゴリズミックデータ発生レジスタ用制御データと、テストベクタアドレス制御コードと、テストベクタアドレス制御データとをテストベクタアドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生するプログラムカウン タと、前記アルゴリズミックデータ発生レジスタ用制御コードとアルゴリズミッ クデータ発生レジスタ用制御データに基づいて、アルゴリズミックなテストパタ ーン信号を発生する複数のレジスタグループを有し、

前記テスト補助装置が、このテストパターン信号に基づいて被試験半導体集積

回路へのテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジタル回路を試験することを特徴とする半導体集積回路の試験装置。

【請求項19】 請求項1記載の半導体集積回路の試験装置であって、前記テストパターン信号発生器は、複数のチャンネルを有し、それぞれのチャンネルからテストパターンデータを読み出すように構成され、また前記制御部はそれぞれのチャンネルから読み出されたテストパターンデータが入力されるパラレルシリアル変換器を有し、このパラレルシリアル変換器は各チャンネルのそれぞれから読み出されたテストパターンデータをテスト周期毎にシリアルに出力する機能を持つことを特徴とする半導体集積回路の試験装置。

【請求項20】 請求項1記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらにタイミング信号発生器を有し、このタイミング信号発生器は、テスト周期信号と、セットクロック信号と、リセットクロック信号と、ストローブ信号を発生し、前記セットクロック信号とリセットクロック信号とストローブ信号はそれぞれ前記テスト周期信号から、ある可変の時間遅れで発生され、前記セットクロック信号が前記テスト入力パターン信号の立ち上げタイミングを設定するのに使用され、前記リセットクロック信号が前記テスト入力パターン信号の立ち下げタイミングを設定するのに使用され、また前記ストローブ信号が被試験半導体集積回路から前記テスト入力パターン信号に基づいて出力されるテスト出力パターン信号に対する判定タイミングを設定するのに使用されることを特徴とする半導体集積回路の試験装置。

【請求項21】 請求項1記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらに、被試験半導体集積回路とのインターフェイス回路を有し、前記インターフェイス回路は高レベル電圧発生器と、低レベル電圧発生器とを有し、これらの高レベル電圧発生器からの高レベル電圧と低レベル電圧発生器からの低レベル電圧が可変とされ、これらの高レベル電圧と低レベル電圧を持って前記テスト入力パターン信号が発生されることを特徴とする半導体集積回路の試験装置。

【請求項22】 請求項1記載の半導体集積回路の試験装置であって、前記テスト補助装置がさらに出力判定部を有し、この出力判定部は、判定用高レベル電圧発生器からの判定用高レベル電圧と、判定用低レベル電圧発生器からの判定用低レベル電圧を用いて、被試験半導体集積回路から出力されるテスト出力パターン信号のレベルを判定するように構成され、このテスト出力パターン信号の高レベル電圧に関するエラーデータ信号と、その低レベル電圧に関するエラーデータ信号と、その高レベル電圧と低レベル電圧に関するエラーデータ信号と、その高レベル電圧と低レベル電圧に関するエラーデータ信号とを発生することを特徴とする半導体集積回路の試験装置。

【請求項23】 被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出す動作を制御する制御部とを 有し、

前記テスト補助装置は、前記テストパターン信号発生器から読み出されたテストパターンデータに基づいて、被試験半導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジタル回路の試験を行なうものであって、

このテスト補助装置が、記憶媒体を着脱可能に取り付けた回路基板を含む複数の回路基板を用いて構成され、前記記憶媒体を用いて前記パターンデータメモリ

が構成されたことを特徴とする半導体集積回路の試験装置。

【請求項24】 被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれる第1、第2のメモリを有するテ ストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器の第1、第2のメモリに書き込む動 作と、このテストパターン信号発生器の前記第1、第2のメモリからテストパタ ーンデータを読み出す動作を制御する制御部とを有し、

前記テスト補助装置は、前記テストパターン信号発生器から読み出されたテストパターンデータに基づいて、被試験半導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジタル回路の試験を行なうものであって、

前記テストパターン信号発生器の前記第1のメモリに書き込まれた第1のテストパターンデータを読み出すときに、前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択された第2のテストパターンデータが前記第2のメモリに書き込まれることを特徴とする半導体集積回路の試験装置。

【請求項25】 請求項24記載の半導体集積回路の試験装置であって、前記テストパターン信号発生器がデュアルポートメモリを用いて構成され、その第1のポートにより前記第1のメモリが構成され、その第2のポートにより前記第2のメモリが構成されることを特徴とする半導体集積回路の試験装置。

【請求項26】 請求項24記載の半導体集積回路の試験装置であって、前記テストパターン信号発生器が第1、第2のバンクメモリを用いて構成され、その第1のバンクメモリが前記第1のメモリを構成し、その第2のバンクメモリが前記第2のメモリを構成することを特徴とする半導体集積回路の試験装置。

【請求項27】 被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出してテストパターン信号を発 生させる動作とを制御する制御部と、

前記テストパターン信号に基づき被試験半導体集積回路へのテスト入力パターン信号を発生する波形整形部と、

被試験半導体集積回路から出力されるテスト出力パターン信号を判定しエラー を判定したときにエラーデータ信号を発生する出力判定部と、

前記エラーデータ信号と、このエラーデータ信号が発生したときの前記テスト パターンデータの読み出しアドレスとを含むエラー情報を記憶するエラー情報メ モリ部とを有し、

前記テスト補助装置が、記憶媒体を着脱可能に取り付けた回路基板を含む複数の回路基板を用いて構成され、前記記憶媒体を用いて前記エラー情報メモリ部が構成されたことを特徴とする半導体集積回路の試験装置。

【請求項28】 請求項27記載の半導体集積回路の試験装置であって、前

記エラー情報メモリ部は、エラー情報取込部と、エラー情報記憶部とを有し、前 記記憶媒体を用いて前記エラー情報記憶部が構成されたことを特徴とする半導体 集積回路の試験装置。

【請求項29】 請求項27記載の半導体集積回路の試験装置であって、前記エラー情報取込部が前記エラー情報を取り込む第1、第2のメモリを有し、この第1のメモリがエラー情報を取り込むときに、前記第2のメモリが前記エラー情報記憶部にエラー情報を転送することを特徴とする半導体集積回路の試験装置

【請求項30】 請求項29記載の半導体集積回路の試験装置であって、前記エラー情報取込部がデュアルポートメモリで構成され、その第1のポートが前記第1のメモリを、またその第2のポートが前記第2のメモリをそれぞれ構成することを特徴とする半導体集積回路の試験装置。

【請求項31】 請求項29記載の半導体集積回路の試験装置であって、前記エラー情報取込部が第1、第2のバンクメモリで構成され、その第1のバンクメモリが前記第1のメモリを、またその第2のバンクメモリが前記第2のメモリをそれぞれ構成することを特徴とする半導体集積回路の試験装置。

【請求項32】 被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、このテスト回路基板の近傍に配置され前記テスト回路基板に接続された第1のテスト補助装置、および前記テスト回路基板の近傍に配置され前記テスト回路基板に接続された第2のテスト補助装置を備え、前記第1のテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有し、また前記第2のテスト補助装置が被試験半導体集積回路に含まれるアナログ回路に対するテストを行なうアナログ回路試験機能を有する半導体集積回路の試験装置であって、前記第1のテスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から

選択されたテストパターンデータを読み出す動作と、この選択されたテストパターンデータを前記テストパターン信号発生器に書き込む動作と、このテストパターン信号発生器からテストパターンデータを読み出してテストパターン信号を発生させる動作を制御する制御部とを有し、

この第1のテスト補助装置が、前記テストパターン信号に基づいて、被試験半 導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パター ン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を 判定することにより、被試験半導体集積回路のディジタル回路の試験を行ない、

被試験半導体集積回路に含まれる前記アナログ回路が、アナログ信号をディジタル信号に変換するA/D変換回路と、ディジタル信号をアナログ信号に変換するD/A変換回路を含んでいて、

前記第2のテスト補助装置が、

ディジタルテスト信号を発生してこのディジタルテスト信号を前記D/A変換回路に供給するデータ回路と、

このデータ回路が出力するディジタルテスト信号をアナログテスト信号に変換して前記A/D変換回路に供給する試験用D/A変換回路と、

前記D/A変換回路から出力されるアナログテスト出力をディジタルテスト変換出力に変換する試験用A/D変換回路と、

前記A/D変換回路からのディジタルテスト出力と、前記試験用A/D変換回路からのディジタルテスト変換出力とを記憶する測定データメモリと、

前記測定データメモリに記憶された前記ディジタルテスト出力と前記ディジタル変換出力を解析する解析部とを有し、

前記第2のテスト補助装置が被試験半導体集積回路のアナログ回路の試験を行なうことを特徴とする半導体集積回路の試験装置。

【請求項33】 請求項32記載の半導体集積回路の試験装置であって、前記第1にテスト補助装置と前記第2のテスト補助装置を搭載したテスト補助回路 基板が、前記テスト回路基板上に配置されたことを特徴とする半導体集積回路の 試験装置。

【請求項34】 請求項32記載の半導体集積回路の試験装置であって、前

記第1、第2のテスト補助装置が、前記テスト回路基板に直接実装されたことを 特徴とする半導体集積回路の試験装置。

【請求項35】 請求項32記載の半導体集積回路の試験装置であって、この試験装置は前記テスト回路基板の近傍に配置されたテストヘッド装置を有し、このテストヘッド装置は複数の回路基板を組み合わせたテスト補助装置組立を含み、前記複数の回路基板上に、前記第1、第2のテスト補助装置がそれらの回路部品を分散して、搭載されたことを特徴とする半導体集積回路の試験装置。

【請求項36】 請求項35記載の半導体集積回路の試験装置であって、前記テスト補助装置組立は、5枚の回路基板を有し、この5枚の回路基板の中の2枚の回路基板は前記テスト回路基板とほぼ並行に配置され、また他の3枚の回路基板は前記テスト回路基板とほぼ垂直に配置されることを特徴とする半導体集積回路の試験装置。

【請求項37】 請求項35記載の半導体集積回路の試験装置であって、前記テスト補助装置組立は、6枚の回路基板を有し、この6枚の回路基板の中の2枚の回路基板は前記テスト回路基板とほぼ並行に配置され、また他の4枚の回路基板は前記テスト回路基板とほぼ垂直に配置されることを特徴とする半導体集積回路の試験装置。

【請求項38】 半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれるディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号発生器に書き込まれたテストパターンデータに基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

【請求項39】 半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれたディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、テストベクタアドレス制御コードと、テストベクタアドレス制御データと、テストパターンデータとをテストベクタアドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生し、

前記テストパターン信号発生器は、前記テストベクタアドレス信号によってテストベクタアドレスを進めながら、前記テストパターンデータに基づいてテスト

パターン信号を発生し、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号に基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

【請求項40】 半導体集積回路を試験する試験工程を含む半導体集積回路の 製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを 行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト 回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト 補助装置は前記半導体集積回路に含まれたディジタル回路を試験するディジタル 回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、アルゴリズミックデータ発生レジスタ用制 御コードと、アルゴリズミックデータ発生レジスタ用制御データと、テストベク タアドレス制御コードと、テストベクタアドレス制御データとをテストベクタア ドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生し、また前記アルゴリ ズミックデータ発生レジスタ用制御コードとアルゴリズミックデータ発生レジス タ用制御データに基づいて、アルゴリズミックなテストパターン信号を発生し、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号に基

づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

【請求項41】 半導体集積回路を試験する試験工程を含む半導体集積回路の 製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを 行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト 回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト 補助装置は前記半導体集積回路に含まれるディジタル回路を試験するディジタル 回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

このテスト補助装置は、記憶媒体を着脱可能に取り付けた回路基板を含む複数 の回路基板を用いて構成され、前記記憶媒体を用いて前記パターンデータメモリ が構成されており、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号発生器に書き込まれたテストパターンデータに基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

【請求項42】 半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取り

を行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれたディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれる第1、第2のメモリを有するテ ストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器の第1、第2のメモリに書き込む動 作を制御する制御部とを有し、

前記テストパターン信号発生器は、前記第1のメモリに書き込まれた第1のテストパターンデータを読み出すときに、前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択された第2のテストパターンデータが前記第2のメモリに書き込まれる動作を行ない、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号発生 器から読み出されるテストパターンデータに基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

【請求項43】 半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれるディジタル回路の試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出してテストパターン信号を発 生させる動作とを制御する制御部と、

前記テストパターン信号に基づき被試験半導体集積回路へのテスト入力パターン信号を発生する波形整形部と、

被試験半導体集積回路から出力されるテスト出力パターン信号を判定しエラー が判定されたときにエラーデータ信号を発生する出力判定部と、

前記エラーデータ信号と、このエラーデータ信号が発生したときの前記テストパターンデータの読み出しアドレスとを含むエラー情報を記憶するエラー情報メモリ部とを有し、

このテスト補助装置は、記憶媒体を着脱可能に取り付けた回路基板を含む複数 の回路基板を用いて構成され、前記記憶媒体を用いて前記エラー情報メモリ部が 構成されており、

前記試験工程において、前記テスト補助装置により、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

【請求項44】 半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、このテスト回路基板の近傍に配置され前記テスト回路基板に接続された第1のテスト補助装置、および前記テスト回路基板の近傍に配置され前記テスト回路基板に接続された第2のテスト補助装置を備え、前記第1のテスト補助装置が前記半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有し、また前記第2のテスト補助装置が前記半導体集積回路に含まれるアナログ回路に対するテストを行なうアナログ回路

試験機能を有する試験装置が使用され、前記第1のテスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

この第1のテスト補助装置は、前記テストパターン信号発生器に書き込まれた テストパターンデータに基づいて、前記半導体集積回路に対するテスト入力パタ ーン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路か ら出力されるテスト出力パターン信号を判定し、前記半導体集積回路のディジタ ル回路の試験を行なうものであり、

また、前記半導体集積回路に含まれる前記アナログ回路が、アナログ信号をディジタル信号に変換するA/D変換回路と、ディジタル信号をアナログ信号に変換するD/A変換回路を含んでいて、

前記第2のテスト補助装置が、

ディジタルテスト信号を発生してこのディジタルテスト信号を前記D/A変換回路に供給するデータ回路と、

このデータ回路が出力するディジタルテスト信号をアナログテスト信号に変換して前記A/D変換回路に供給する試験用D/A変換回路と、

前記D/A変換回路からのアナログテスト出力をディジタルテスト変換出力に変換する試験用A/D変換回路と、

前記A/D変換回路のディジタルテスト出力と、前記試験用A/D変換回路からのディジタルテスト変換出力とを記憶する測定データメモリと、

前記測定データメモリに記憶された前記ディジタルテスト出力と前記ディジタル変換出力を解析する解析部とを有し、

前記試験工程において、前記第1のテスト補助装置により前記ディジタル回路

に対する試験が実行され、前記第2のテスト補助装置により前記アナログ回路に 対する試験が実行されることを特徴とする半導体集積回路の製造方法。

## 【発明の詳細な説明】

[0001]

## 【産業上の利用分野】

この発明は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板 の近傍にテスト補助装置を備えた半導体集積回路の試験装置とそれを用いた半導 体集積回路の製造方法に関するものである。

[0002]

#### 【従来の技術】

一般に、アナログの大規模半導体集積回路(以下LSIという)の試験は、アナログ専用試験機を用いて行なわれる。このアナログ専用試験機は、被試験半導体集積回路(以下DUTという)と信号のやり取りを行なうテスト回路基板を介して、DUTにテスト入力信号を供給し、またDUTからテスト出力信号を受け、その解析を行なうように構成される。しかし、最近の半導体集積回路では、アナログのLSIに、ディジタル回路、具体的にはロジック回路およびメモリ回路を搭載した混載タイプのLSIが増加している。この混載タイプのLSIにおいて、搭載されるディジタル回路の規模が小さく、またそれらの動作速度が低速であれば、アナログ専用試験機に内蔵された低性能のファンクション試験機能により、ディジタル回路の試験にも対応できるが、最近ではシステムオンチップ化の急速な進展に伴い、アナログのLSIに搭載されるディジタル回路が大規模化しており、従来の試験機能では試験が困難な状況になっている。

## [0003]

この試験が困難な状況を改善する対策として、アナログ専用試験機に内蔵されたディジタルファンクション試験機能を拡張することが考えられるが、このディジタルファンクション試験機能の拡張には、その拡張のための専用試験機の個別開発が必要となる。また、別の対策として、アナログ回路と、ディジタルロジック回路、ディジタルメモリのそれぞれについて専用の試験機を準備することも考えられるが、ロジック回路専用試験機、メモリ専用試験機に対する設備投資が必

要になり、またテストに必要なテスト時間の増加も懸念される。さらに、混載タイプのLSIに対するミックスドシグナル形試験機を準備することも考えられるが、特別な試験機に対する高額の投資が必要となる。

# [0004]

一方、ディジタルのLSIに対する試験においても、内蔵されるロジック回路、メモリ回路の大規模化が進んでおり、ロジック回路と、メモリ回路に対応する専用の試験機でも、同様の問題が発生している。また、ディジタルのLSIにアナログ回路を搭載した混載タイプのLSIの試験においても、同様な問題がある

#### [0005]

特開平8-179013号公報および特開2001-83216号公報には、パターン発生器を内蔵し、ディジタルファンクションテスト機能を持った試験機が開示されている。しかしこれらはディジタルファンクション試験機能を持った試験機に関するものであり、いわゆる専用試験機自体にディジタルファンクション試験機能を持たすもので、このディジタルファンクション機能の拡張には、前述の通り、個別の開発を必要とする。また、このようなディジタルファンクション機能の拡張に対応できない試験機では、試験機の大幅な改造が必要となり、コスト面と、拡張の容易性の両面で問題が発生する。

#### [0006]

この出願に先行して、この出願の発明者らが出願した特開2002-236143号では、A/D変換回路とD/A変換回路を含んだ半導体集積回路の試験装置として、テスト回路基板の近傍に配置されるテスト補助装置に、A/D変換回路とD/A変換回路に対するテスト回路を設けるものが提案された。これは、ディジタルのLSIにアナログ回路を混載した混載タイプのLSIに対し、そのアナログ回路に含まれるA/D変換回路およびD/A変換回路の試験を、テスト補助装置により行なうものである。試験用A/D変換回路と試験用D/A変換回路をテスト回路基板の近傍に配置されるテスト補助装置に設けることにより、試験機の大きな改造を必要とせず、また試験機とテスト回路基板との間のアナログ測定ラインを解消し、このアナログ測定ラインに対するノイズの影響を解消しなが

ら、テスト回路基板の近傍に設けたテスト補助装置によって、効果的なテストを 行なうことができる。しかし、この先行出願のものでも、テスト機能のさらなる 拡張には、まだ不充分であった。

[0007]

【特許文献1】

特開平8-179013号公報、とくにその図1とその説明。

【特許文献2】

特開2001-83216号公報。

【特許文献3】

特開2002-236143号公報。

[0008]

【発明が解決しようとする課題】

この発明は、半導体集積回路のディジタル回路に対する試験機能の拡張を余り 大きな費用をかけずに、簡単に実現することができ、しかもディジタル回路の試験を迅速に実行できる改善された半導体集積回路の試験装置を提案するものであ る。

[0009]

また、この発明は、半導体集積回路のディジタル回路に対する試験機能の拡張を余り大きな費用をかけずに、簡単に実現することができ、またディジタル回路の試験を迅速に実行でき、加えて試験に必要なテストパターンデータを容易に、充分に準備できる改善された半導体集積回路の試験装置を提案するものである。

[0010]

また、この発明は、半導体集積回路のディジタル回路に対する試験機能の拡張を余り大きな費用をかけずに、簡単に実現することができ、またディジタル回路の試験を迅速に実行でき、加えて、テストパターンメモリからのテストパターンデータの転送を効率的に実行でき、ディジタル回路の試験を迅速に実行できる改善された半導体集積回路の試験装置を提案するものである。

[0011]

また、この発明は、半導体集積回路のディジタル回路に対する試験機能の拡張

を余り大きな費用をかけずに、簡単に実現することができ、またディジタル回路 の試験を迅速に実行でき、加えて試験の結果得られるエラーデータを充分に蓄え 、持ち運びしてその解析も容易に行なうことができる改善された半導体集積回路 の試験装置を提案するものである。

#### [0012]

また、この発明は、半導体集積回路のディジタル回路に対する試験機能の拡張を余り大きな費用をかけずに、簡単に実現することができ、また、ディジタル回路の試験を迅速に実行でき、加えて半導体集積回路のアナログ回路に対する試験も容易に実施できる半導体集積回路の試験装置を提案するものである。

#### [0013]

また、この発明は、半導体集積回路の試験工程における、半導体集積回路のディジタル回路に対する試験機能の拡張を、余り大きな費用をかけずに、簡単に実現し、またその試験の迅速化を図ることができる改良された半導体集積回路の製造方法を提案するものである。

## [0014]

また、この発明は、半導体集積回路の試験工程における、半導体集積回路のディジタル回路に対する試験機能の拡張を、余り大きな費用をかけずに、簡単に実現し、またその試験の迅速化を図ることができ、加えて試験に必要なテストパターンデータを容易に、充分に準備できる改良された半導体集積回路の製造方法を提案するものである。

#### [0015]

また、この発明は、半導体集積回路の試験工程における、半導体集積回路のディジタル回路に対する試験機能の拡張を余り大きな費用をかけずに、簡単に実現することができ、またディジタル回路の試験を迅速に実行でき、加えて、テストパターンデータの転送を効率的に実行でき、ディジタル回路の試験を迅速に実行できる改善された半導体集積回路の製造方法を提案するものである。

#### [0016]

また、この発明は、半導体集積回路の試験工程における、半導体集積回路のディジタル回路に対する試験機能の拡張を、余り大きな費用をかけずに、簡単に実

現し、またその試験の迅速化を図ることができ、加えて試験の結果得られるエラーデータを充分に蓄え、持ち運びできる改善された半導体集積回路の製造方法を 提案するものである。

## [0017]

また、この発明は、半導体集積回路の試験工程において、半導体集積回路のディジタル回路に対する試験機能の拡張を、余り大きな費用をかけずに、簡単に実現し、またその試験の迅速化を図ることができ、加えて半導体集積回路のアナログ回路に対する試験も容易に実施できる改良された半導体集積回路の製造方法を提案するものである。

#### [0018]

# 【課題を解決するための手段】

この発明による半導体集積回路の試験装置は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テスト補助装置が、前記テストパターン信号発生器に書き込まれたテストパターンデータに基づいて、被試験半導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パターンに対応する被試験半導体集積回路からのテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジ

タル回路の試験を行なうことを特徴とする。

## [0019]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。

#### [0020]

また、この発明による別の半導体集積回路の試験装置は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、テストベクタアドレス制御コードと、テストベクタアドレス制御データと、テストパターンデータとをテストベクタアドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生するプログラムカウン タを有し、 前記テストパターン信号発生器は、前記テストベクタアドレス信号によってテストベクタアドレスを進めながら、前記テストパターンデータに基づいてテストパターン信号を発生し、

前記テスト補助装置が、このテストパターン信号に基づいて被試験半導体集積 回路へのテスト入力パターン信号を発生し、このテスト入力パターン信号に対応 する被試験半導体集積回路からのテスト出力パターン信号を判定することにより 、被試験半導体集積回路のディジタル回路の試験を行なうことを特徴とする。

#### [0021]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。併せて、テストベクタアドレス制御コードと、テストベクタアドレス制御データの設定に応じて、サブルーチンジャンプ、サブルーチンリターン、無条件ジャンプ、同一ベクタリピートを含む制御を行なうことができ、テストベクタ数を削減しながら、多様なテストパターン信号の生成が可能となり、ディジタル回路に対する試験機能の更なる拡張をも簡単に、実現できる。

#### [0022]

また、この発明による別の半導体集積回路の試験装置は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、 前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、アルゴリズミックデータ発生レジスタ用制御コードと、アルゴリズミックデータ発生レジスタ用制御データと、テストベクタアドレス制御コードと、テストベクタアドレス制御データとをテストベクタアドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス制御データに基づいて、テストベクタアドレス信号を発生するプログラムカウンタと、前記アルゴリズミックデータ発生レジスタ用制御コードとアルゴリズミックデータ発生レジスタ用制御データに基づいて、アルゴリズミックなテストパターン信号を発生する複数のレジスタグループを有し、

前記テスト補助装置が、このテストパターン信号に基づいて被試験半導体集積 回路へのテスト入力パターン信号を発生し、このテスト入力パターン信号に基づ き被試験半導体集積回路から出力されるテスト出力パターン信号を判定すること により、被試験半導体集積回路のディジタル回路の試験を行なうことを特徴とす る。

#### [0023]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。併せて、アルゴリズミックデータ発生レジスタ用制御コードとアルゴリズミックデータ発生レジスタ用制御データの設定に応じて、各種のアルゴリズミックテストパターンデータの発生が可能になるので、テストベクタ数を削減しながら、多様なテストパターン信号の生成が可能となり、ディジタル回路に対する試験機能の更なる拡張をも簡単に、実現できる。

#### [0024]

また、この発明による別の半導体集積回路の試験装置は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出す動作を制御する制御部とを 有し、

前記テスト補助装置は、前記テストパターン信号発生器から読み出されたテストパターンデータに基づいて被試験半導体集積回路へのテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジタル回路の試験を行なうものであって.

このテスト補助装置が、記憶媒体を着脱可能に取り付けた回路基板を含む複数の回路基板を用いて構成され、前記記憶媒体を用いて前記パターンデータメモリが構成されたことを特徴とする半導体集積回路の試験装置。

# [0025]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデー

タを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で 実施できる。併せて、記憶媒体を着脱可能に取り付けた回路基板を使用し、この 記憶媒体を用いてテストパターンデータが構成されるので、テストパターンメモ リの記憶容量を容易に増大し、より多くの種類のテストパターンデータを蓄積で き、またこの記憶媒体は着脱可能で、持ち運びも可能であるので、より多くの種 類のテストパターンデータを簡便に準備できる。

#### [0026]

また、この発明による別の半導体集積回路の試験装置は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれる第1、第2のメモリを有するテ ストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器の第1、第2のメモリに書き込む動 作と、このテストパターン信号発生器の前記第1、第2のメモリからテストパタ ーンデータを読み出す動作を制御する制御部とを有し、

前記テスト補助装置は、前記テストパターン信号発生器から読み出されたテストパターンデータに基づいて被試験半導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を判定することにより、被試験半導体集積回路のディジタル回路の試験を行なうものであって、

前記テストパターン信号発生器の前記第1のメモリに書き込まれた第1のテス

トパターンデータを読み出すときに、前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択された第2のテストパターンデータが前記第2のメモリに書き込まれることを特徴とする半導体集積回路の試験装置。

## [0027]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。併せて、テストパターン信号が第1、第2のメモリを有し、第1のメモリに書き込まれた第1のテストパターンデータを読み出すときに、前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択された第2のテストパターンデータが前記第2のメモリに書き込まれるので、テストパターンメモリからのテストパターンデータの転送を効率的に実行でき、テスト時間を短縮できる。

## [0028]

また、この発明による別の半導体集積回路の試験装置は、被試験半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備え、このテスト補助装置が被試験半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有する半導体集積回路の試験装置であって、前記テスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出してテストパターン信号を発 生させる動作とを制御する制御部と、

前記テストパターン信号に基づき被試験半導体集積回路へのテスト入力パター ン信号を発生する波形整形部と、

被試験半導体集積回路から出力されるテスト出力パターン信号を判定しエラー を判定したときにエラーデータ信号を発生する出力判定部と、

前記エラーデータ信号と、このエラーデータ信号が発生したときの前記テストパターンデータの読み出しアドレスとを含むエラー情報を記憶するエラー情報メモリ部とを有し、

前記テスト補助装置が、記憶媒体を着脱可能に取り付けた回路基板を含む複数の回路基板を用いて構成され、前記記憶媒体を用いて前記エラー情報メモリ部が 構成されたことを特徴とする。

#### [0029]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。また、記憶媒体を着脱可能に取り付けた回路基板を使用し、この記憶媒体を用いてエラー情報メモリ部が構成されるので、エラー情報を記憶するエラー情報メモリ部の記憶容量を容易に増大し、より多くのエラー情報を蓄積でき、またこの記憶媒体は着脱可能で、持ち運びも可能であるので、エラー情報の解析も簡便にできる。

## [0030]

また、この発明によるさらに別の半導体集積回路の試験装置は、被試験半導体 集積回路と信号のやり取りを行なうテスト回路基板、このテスト回路基板の近傍 に配置され前記テスト回路基板に接続された第1のテスト補助装置、および前記 テスト回路基板の近傍に配置され前記テスト回路基板に接続された第2のテスト 補助装置を備え、前記第1のテスト補助装置が被試験半導体集積回路に含まれる ディジタル回路に対するテストを行なうディジタル回路試験機能を有し、また前 記第2のテスト補助装置が被試験半導体集積回路に含まれるアナログ回路に対す るテストを行なうアナログ回路試験機能を有する半導体集積回路の試験装置であ って、前記第1のテスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出してテストパターン信号を発 生させる動作を制御する制御部とを有し、

この第1のテスト補助装置が、前記テストパターン信号に基づいて、被試験半 導体集積回路に対するテスト入力パターン信号を発生し、このテスト入力パター ン信号に基づき被試験半導体集積回路から出力されるテスト出力パターン信号を 判定することにより、被試験半導体集積回路のディジタル回路の試験を行ない、

被試験半導体集積回路に含まれる前記アナログ回路が、アナログ信号をディジタル信号に変換するA/D変換回路と、ディジタル信号をアナログ信号に変換するD/A変換回路を含んでいて、

前記第2のテスト補助装置が、

ディジタルテスト信号を発生してこのディジタルテスト信号を前記D/A変換回路に供給するデータ回路と、

このデータ回路からのディジタルテスト信号をアナログテスト信号に変換して前記A/D変換回路に供給する試験用D/A変換回路と、

前記D/A変換回路からのアナログテスト出力をディジタルテスト変換出力に変換する試験用A/D変換回路と、

前記A/D変換回路のディジタルテスト出力と、前記試験用A/D変換回路からのディジタルテスト変換出力とを記憶する測定データメモリと、

前記測定データメモリに記憶された前記ディジタルテスト出力と前記ディジタル変換出力を解析する解析部とを有し、

前記第2のテスト補助装置が被試験半導体集積回路のアナログ回路の試験を行なうことを特徴とする。

[0031]

この発明による半導体集積回路の試験装置の構成によれば、専用試験機を特別に開発することなく、第1のテスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。加えて、第2のテスト補助装置により、簡単に、アナログ回路の試験も実行できる。

[0032]

また、この発明による半導体集積回路の製造方法は、半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれるディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号発生

器に書き込まれたテストパターンデータに基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする。

### [0033]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発することなく、テスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。

### [0034]

また、この発明の別の半導体集積回路の製造方法は、半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれたディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、テストベクタアドレス制御コードと、テス

トベクタアドレス制御データと、テストパターンデータとをテストベクタアドレ スに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生し、

前記テストパターン信号発生器は、前記テストベクタアドレス信号によってテストベクタアドレスを進めながら、前記テストパターンデータに基づいてテストパターン信号を発生し、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号に基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする半導体集積回路の製造方法。

# [0035]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発することなく、第1のテスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。併せて、テストベクタアドレス制御コードと、テストベクタアドレス制御データの設定に応じて、サブルーチンジャンプ、サブルーチンリターン、無条件ジャンプ、同一ベクタリピートを含む制御を行なうことができ、テストベクタ数を削減しながら、多様なテストパターン信号の生成が可能となり、ディジタル回路に対する試験機能の更なる拡張をも簡単に、実現して、多様な試験を行なうことができる。

# [0036]

また、この発明による別の半導体集積回路の製造方法は、半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテス

ト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれたディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

前記テストパターン信号発生器は、アルゴリズミックデータ発生レジスタ用制 御コードと、アルゴリズミックデータ発生レジスタ用制御データと、テストベク タアドレス制御コードと、テストベクタアドレス制御データとをテストベクタア ドレスに沿って記憶しており、

前記制御部は、前記テストベクタアドレス制御コードとテストベクタアドレス 制御データに基づいて、テストベクタアドレス信号を発生し、また前記アルゴリズミックデータ発生レジスタ用制御コードとアルゴリズミックデータ発生レジス タ用制御データに基づいて、アルゴリズミックなテストパターン信号を発生し、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号に基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする。

[0037]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発することなく、第1のテスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単

に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。併せて、アルゴリズミックデータ発生用レジスタ制御コードと、アルゴリズミックデータ発生用レジスタ制御データの設定に応じて、多くのアルゴリズミックなテストパターンデータを発生でき、テストベクタ数を削減しながら、多様なテストパターンデータを発生でき、テストベクタ数を削減しながら、多様なテストパターン信号の生成が可能となり、ディジタル回路に対する試験機能の更なる拡張をも簡単に、実現して、多様な試験を行なうことができる。

#### [0038]

また、この発明による別の半導体集積回路の製造方法は、半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれるディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

このテスト補助装置は、記憶媒体を着脱可能に取り付けた回路基板を含む複数 の回路基板を用いて構成され、前記記憶媒体を用いて前記パターンデータメモリ が構成されており、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号発生 器に書き込まれたテストパターンデータに基づいて、前記半導体集積回路のディ ジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン 信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定 することにより、前記半導体集積回路のディジタル回路の試験が行なわれること を特徴とする。

#### [0039]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発することなく、第1のテスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。併せて、記憶媒体が着脱可能に取り付けられ、この記憶媒体で構成されたテストパターンメモリを使用するので、より多くのテストパターンデータを蓄積し、試験工程の効率化を図り、また記憶媒体は着脱可能であって、他の機械でテストパターンデータの蓄積を行なうことができ、試験工程の効率化を図り、半導体集積回路の製造の効率化を図ることができる。

#### [0040]

また、この発明による別の半導体集積回路の製造方法は、半導体集積回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれたディジタル回路を試験するディジタル回路試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれる第1、第2のメモリを有するテ ストパターン信号発生器と、 前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器の第1、第2のメモリに書き込む動 作を制御する制御部とを有し、

前記テストパターン信号発生器は、前記第1のメモリに書き込まれた第1のテストパターンデータを読み出すときに、前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択された第2のテストパターンデータが前記第2のメモリに書き込まれる動作を行ない、

前記試験工程において、前記テスト補助装置が、前記テストパターン信号発生 器から読み出されるテストパターンデータに基づいて、前記半導体集積回路のディジタル回路に対するテスト入力パターン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定することにより、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする。

#### [0041]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発することなく、第1のテスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。併せて、テストパターン信号発生器の第1のメモリに書き込まれた第1のテストパターンデータを読み出すときに、前記テストパターンメモリに記憶された複数のテストパターンデータの中から選択された第2のテストパターンデータが前記第2のメモリに書き込まれる動作を行なうので、テストパターンメモリからのテストパターンデータの読み出しを効率的に行ない、半導体集積回路の試験を効率化し、半導体集積回路の試験工程を効率化できる。

[0042]

また、この発明による別の半導体集積回路の製造方法は、半導体集積回路を試

験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、 前記半導体集積回路と信号のやり取りを行なうテスト回路基板、およびこのテスト回路基板の近傍に配置され前記テスト回路基板に接続されたテスト補助装置を 備えた試験装置が使用され、前記テスト補助装置は前記半導体集積回路に含まれ るディジタル回路の試験機能を持ち、このテスト補助装置は、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作と、このテストパタ ーン信号発生器からテストパターンデータを読み出してテストパターン信号を発 生させる動作とを制御する制御部と、

前記テストパターン信号に基づき被試験半導体集積回路へのテスト入力パターン信号を発生する波形整形部と、

被試験半導体集積回路から出力されるテスト出力パターン信号を判定しエラー が判定されたときにエラーデータ信号を発生する出力判定部と、

前記エラーデータ信号と、このエラーデータ信号が発生したときの前記テスト パターン信号の読み出しアドレスとを含むエラー情報を記憶するエラー情報メモ リ部とを有し、

このテスト補助装置は、記憶媒体を着脱可能に取り付けた回路基板を含む複数 の回路基板を用いて構成され、前記記憶媒体を用いて前記エラー情報メモリ部が 構成されており、

前記試験工程において、前記テスト補助装置により、前記半導体集積回路のディジタル回路の試験が行なわれることを特徴とする。

[0043]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発 することなく、第1のテスト補助装置のテストパターンメモリに記憶するテスト パターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。併せて、記憶媒体が着脱可能に回路基板に取り付けられ、この記憶媒体を用いて構成されたエラー情報メモリ部を用いるので、より多くのエラー情報をエラー記憶媒体に蓄積し、またこの記憶媒体を持ち運び、容易に解析でき、半導体集積回路の試験を効率化し、半導体集積回路の試験工程を効率化できる。

### [0044]

さらに、この発明によるさらに別の半導体集積回路の製造方法は、半導体集積 回路を試験する試験工程を含む半導体集積回路の製造方法であって、前記試験工程では、前記半導体集積回路と信号のやり取りを行なうテスト回路基板、このテスト回路基板の近傍に配置され前記テスト回路基板に接続された第1のテスト補助装置、および前記テスト回路基板の近傍に配置され前記テスト回路基板に接続された第2のテスト補助装置を備え、前記第1のテスト補助装置が前記半導体集積回路に含まれるディジタル回路に対するテストを行なうディジタル回路試験機能を有し、また前記第2のテスト補助装置が前記半導体集積回路に含まれるアナログ回路に対するテストを行なうアナログ回路試験機能を有する試験装置が使用され、前記第1のテスト補助装置が、

前記ディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータが書き込まれるテストパターン信号発生器と、

前記テストパターンメモリに記憶された複数のテストパターンデータの中から 選択されたテストパターンデータを読み出す動作と、この選択されたテストパタ ーンデータを前記テストパターン信号発生器に書き込む動作を制御する制御部と を有し、

この第1のテスト補助装置は、前記テストパターン信号発生器に書き込まれた テストパターンデータに基づいて、前記半導体集積回路に対するテスト入力パタ ーン信号を発生し、このテスト入力パターン信号に基づき前記半導体集積回路から出力されるテスト出力パターン信号を判定し、前記半導体集積回路のディジタル回路の試験を行なうものであり、

また、前記半導体集積回路に含まれる前記アナログ回路が、アナログ信号をディジタル信号に変換するA/D変換回路と、ディジタル信号をアナログ信号に変換するD/A変換回路を含んでいて、

また、前記第2のテスト補助装置が、

ディジタルテスト信号を発生してこのディジタルテスト信号を前記D/A変換回路に供給するデータ回路と、

このデータ回路からのディジタルテスト信号をアナログテスト信号に変換して前記A/D変換回路に供給する試験用D/A変換回路と、

前記D/A変換回路からのアナログテスト出力をディジタルテスト変換出力に変換する試験用A/D変換回路と、

前記A/D変換回路のディジタルテスト出力と、前記試験用A/D変換回路からのディジタルテスト変換出力とを記憶する測定データメモリと、

前記測定データメモリに記憶された前記ディジタルテスト出力と前記ディジタル変換出力を解析する解析部とを有し、

前記試験工程において、前記第1のテスト補助装置により前記ディジタル回路 に対する試験が実行され、前記第2のテスト補助装置により前記アナログ回路に 対する試験が実行されることを特徴とする。

# [0045]

この発明による半導体集積回路の製造方法によれば、専用試験機を特別に開発することなく、第1のテスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、ディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。併せて、第2のテスト補助装置によりアナログ回路の試験も簡単に実行できるので、ディジタル回路とアナログ回路を含んだ半導体集積回路の試験を効率化し、半

導体集積回路の試験工程を効率化できる。

[0046]

【実施の形態】

実施の形態1.

図1はこの発明による半導体集積回路の試験装置の実施の形態1の回路構成を示すブロック図である。図2は実施の形態1におけるテスト補助装置の回路構成を示すブロック図である。図3は実施の形態1によるテスト動作を示すタイミングチャートである。この実施の形態1の試験装置は、この発明による半導体集積回路の製造方法の試験工程において用いられる。

[0047]

まず図1を参照して実施の形態1の全体的な回路構成を説明する。この実施の形態1の半導体集積回路の試験装置は、被試験半導体集積回路10に対する試験装置であり、テスト回路基板11と、外部試験機18と、テスト補助装置20とを備えている。被試験半導体集積回路10は、DUT (Device Under Test)とも呼ばれる。このDUT10には、いろいろなタイプのLSIが適用可能であるが、この実施の形態1では、アナログLSIに、ディジタル回路、具体的には、ロジック回路およびメモリ回路を搭載した混載タイプのLSIまたはディジタルLSIを想定する。テスト回路基板11はDUT基板とも呼ばれる。外部試験機18はテスタとも呼ばれる。またテスト補助装置20はBOST装置とも呼ばれる。

[0048]

なお、図1において、ハッチングを施した中間太さの信号線はアドレス信号ラインを、黒い中間太さの信号線はデータ信号ラインを、細い信号線は制御信号ラインをそれぞれ示す。また、黒くて太い信号線はBOST装置20からDUT10へ向かうDUTへの入力パターン信号ラインを、メッシュを施した太い信号線はDUT10からBOST装置20へ向かうDUT出力信号ラインを、ドッドを施した太い信号線は、DUT10に対する期待パターン信号ラインをそれぞれ示す。

[0049]

DUTボード11は、DUT10の近傍に配置された回路基板であり、DUT 10とテスタ18の間で信号のやり取りを行なうテスタ・DUT I/Fボード である。

図1では、DUTボード11の中にDUT10が描かれているが、このDUTボート11とDUT10は互いに別に構成され、互いの間で、直接信号のやり取りを行なう。

[0050]

BOST装置 (Built Off Self Test装置) 20は、テスタ18に依存せず、DUT10の自己テスト (Built In Self Test) を行なうテスト機能の補助およびテスタ18によるテスト機能拡張を目的としたテスト補助装置である。

このBOST装置20は、回路基板201を含む。この回路基板201は、BOST (Built Off Self Test) ボードとも呼ばれる。これは、BOST装置20を一枚の回路基板で構成する場合の回路基板である。

図1では、BOSTボード201はDUTボード11の中に描かれているが、 これはBOSTボード201がDUTボード11に近傍に配置されることを表し たものである。

[0051]

BOST装置 2 0 についてさらに詳細に説明する。このBOST装置 2 0 は、図1 に示すハードウエア構成を有し、具体的には、(1) BOST通信インターフェイス部(BOST通信 I / F部) 3 0、(2) CPU部 3 3、(3) 基準クロック部 3 8、(4) BOST制御部 4 0、(5) テストパターンメモリ部(Test Pattern Memory/TPM部) 5 0、(6) テストパターン信号発生器(Pattern Generator/PG部) 6 0、(7) タイミング信号発生器(Timing Generator/TG部) 7 0、(8) 波形整形部(Wave Form/WF部) 8 0、(9) 出力判定部 8 5、(10) エラー情報メモリ部 9 0、(11) DUT・BOSTインターフェイス部(DUT・BOST I / F部) 9 5、(12) 電源部 9 9 を含む。

[0052]

BOST通信I/F部30は、テスタ18とBOST装置20との間で通信を行なうためのインターフェイスであり、BOST装置20の内部のTPM部50

とテスタ18との間の通信、すなわち、テスタ18からTPM部50へのテストパターンデータTPDの書き込みと、TPM部50からテスタ18へのテストパターンデータTPDの読み出しを行なう。テスタ18からは、これらのテストパターンデータTPDの書き込みと読み出しのためのアドレス信号ATPを受ける。併せて、BOST通信I/F部30は、BOST装置20のCPU部33とテスタ18との間の通信、具体的には、テスタ18からCPU部33へテストコード(テスト番号)TCD、およびテストスタート信号TSTを与え、またCPU部33からテスタ18へエラーコード(Pass/Fail情報)ECDを与える。

なお、TPM部50へのテストパターンデータTPDの書き込み、読み出しは、テスタ18を使用せずに、テスタ18とは別のテストデータ源から行なうことも可能である。

[0053]

CPU部33は、BOST装置20のホストコンピュータであり、ディジタルシグナルプロセッサ (DSP) またはマイクロプロセッサで構成される。このCPU部33は、テスタ18からBOST通信I/F部30を経由して与えられるテストコード (テスト番号) TCD、テストスタート信号TSTに応じて、BOST装置20の各部に初期設定を行ない、またBOST装置20自体の診断を行ない、さらにテスト結果の解析を行なう。CPU部33は、テストコードTCDに応じて、制御部40に選択指示信号SISを供給する。この選択指示信号SISは、TPM部50に記憶された複数のテスト項目に対応する複数のテストパターンデータTPDの中から、実行するテストパターンデータTPDを選択するための指示信号である。

基準クロック部38は、基準クロックSCKを発生し、これをCPU部33を含むBOST装置20の各回路部分に供給する。

BOST制御部40は、CPU部33からの指示を受けてBOST装置20の各回路部分を制御する。併せて、BOST装置20のTPM部50およびPG部60に対するアドレスをも生成する。

[0054]

TPM部50は、ディジタルのテストパターンデータTPDを記憶するメモリである。このテストパターンデータTPDは、DUT10に対するテスト入力パターン信号TIP、DUT10からのテスト出力パターン信号TOP、その他テストパターン信号を発生するための基本データとなる。このTPM部50には、各種の半導体集積回路のディジタル回路試験に必要な各種のテスト項目のそれぞれに対応する複数のテストパターンデータTPDが記憶される。

このTPM部50は、比較的低速の、すなわち比較的小さな動作周波数を持ち、また大きな記憶容量を持った半導体メモリによって構成される。このTPM部50を構成する半導体メモリの大きな記憶容量は、試験に必要な多くのテストパターンデータTPDを記憶するのに有効であり、またその比較的低速の、比較的小さな動作周波数は、TPM部50を構成する半導体メモリを安価で、小型化するのに有効である。BOST装置20は、DUT10の近くのDUTボード11に配置されることから、その寸法に制限があるが、TPM部50の小型化は、BOST装置20の全体をより小型化するのに有効である。

具体的には、TPM部50は半導体メモリデバイスによって、10ギガビットから20ギガビットの大きな記憶容量を持つように構成される。また、TPM部50を構成する半導体メモリは、10メガヘルツから20メガヘルツの比較的小さな動作周波数を持った半導体メモリで構成される。半導体メモリとしては、例えばダイナミックランダムアクセスメモリ(DRAM)、スタティックランダムアクセスメモリ(SRAM)、フラッシュメモリなどを用い、これらを複数個組み合わせて構成される。

# [0055]

次にPG部60は、TPM部50に記憶された複数のテスト項目のそれぞれに対応した複数のテストパターンデータTPDの中から、実行するテストに対応したテストパターンデータTPDをダウンロードし、このダウンロードしたテストパターンデータTPDに基づき、高速でテストパターン信号TPSを発生する。またこのPG部60は、このPG部60にダウンロードされたテストパターンデータTPDに基づき、テスト入力・判定パターン信号JPSを発生する。これらのテストパターン信号TPSおよびテスト入力・判定パターン信号JPSは、テ

ストパターンデータTPDに含まれた信号であり、PG部60が、TPM部50からダウンロードされたテストパターンデータTPDを読み出すことによって、取り出される。

このPG部60は、TPM部50を構成する半導体メモリよりも高速の半導体メモリで構成される。このPG部60を構成する半導体メモリは、TPM部50を構成する半導体メモリに比べて、より大きな動作周波数を持ち、高速でテストパターンデータETPDを読み出す。この動作周波数は、例えば100メガヘルツから250メガヘルツとされる。この高速でのテストパターンの発生は、テストパターンデータETPDの読み出し時間を短縮し、テストに必要な時間を短縮するのに有効である。このPG部60の記憶容量は、TPM部50の記憶容量に比べて小さく、例えば256メガビットから1ギガビットの記憶容量を持つ。

### [0056]

TG部70は、テスタ18からの測定スタート信号MST、外部クロック信号OCKを受け、また基準クロック部38からの基準クロック信号SCKを受けて、テストに必要な各種のタイミング信号を発生する。このタイミング信号には、測定スタート信号MSTに同期してテスト周期を決めるテスト周期信号TCY、DUT10へのテスト入力パターン信号TIPの立上がり、立下りのタイミングを設定するクロック信号CLK、およびDUT10からのテスト出力パターン信号TOPに対する判定タイミングを設定するストローブ信号(ストローブ周期信号)STBが含まれる。これらのタイミング信号の中、テスト周期信号TCYは、BOST制御部40と、WF部80の前段のフリップフロップ803(図2)にも供給され、またクロック信号CLKはWF部80に供給され、またストローブ信号STBは出力判定部85に供給される。

# [0057]

このWF部80は、PG部60からテストパターン信号TPSとテスト入力・判定パターン信号JPSを受け、またTG部70からテスト周期信号TCYとクロック信号CLKを受け、DUT10へのテスト入力パターン信号TIPを生成する。このテスト入力パターン信号TIPは、DUT・BOST I/F部95を経由して、DUT10に供給される。

[0058]

出力判定部85は、DUT10からDUT・BOST I/F部95を経由して供給されるテスト出力パターン信号TOPを判定する。具体的には、このテスト出力パターン信号TOPと、PG部60からのテスト入力パターン信号TPSとを、TG部70からのストローブ信号STBのタイミングで判定する。PG部60から出力判定部85へ供給されるテストパターン信号TPSは、DUT10からのテスト出力パターン信号TOPに対する期待パターン信号であり、DUT10からのテスト出力パターン信号TOPが、このテストパターン信号TPSと同じであればエラーなしと判定され、DUT10からのテスト出力パターン信号TOPが、期待パターン信号であるテストパターン信号TPSと異なる値であれば、エラーデータ信号が出力される。

[0059]

エラー情報メモリ部90は、出力判定部85からのエラーデータ信号を記憶し、またそのエラー発生時のテストパターンベクタのアドレスを記憶する。このテストパターンベクタのアドレスは、PG部60のベクタアドレスであり、出力判定部85がエラーを判定したときのPG部60のベクタアドレス値である。なお、テストパターンベクタのベクタアドレスは、テストパターンデータTPDの一連のアドレスのグループ単位を意味する。

[0060]

DUT・BOST I/F部95は、DUT10へテスト入力パターン信号TIPを供給し、またDUT10からのテスト出力パターン信号TOPを受けて、出力判定部85に供給する。併せて、これらのテスト入力パターン信号TIPと、テスト出力信号TOPの入出力電圧レベルの整合、調整と、DUT10に対する入出力信号ラインの接続切り替えを行なう。この入出力信号ラインの接続切り替えは、テスタ18とDUT10との接続と、BOST装置20とDUT10との接続とを切り替える。

電源部99は、外部電源からの給電を受けて、BOST装置20に対する各種電源電圧を生成する。この電源部99は、ACからDCへの変換、DC-DC間の電圧変換を含む。

### [0061]

図2は図1に示すBOST装置20の中のとくに、BOST制御部40と、TG部70と、WF部80と、出力判定部85と、エラー情報メモリ部90と、DUT・BOST I/F部95の詳細を示すブロック図である。なお、図2において、黒丸を付した細い信号線はデータバスを示し、黒丸を付した中間太さの信号線は初期設定ラインを示す。

#### [0062]

BOST制御部40は、メモリアドレスカウンタ401、402を有する。メモリアドレスカウンタ401は、TG部70からのテスト周期信号TCY(図3(d)に示す)を受ける度毎に、PG部60に対するメモリアドレス信号MADは、テストベクタアドレスに対応するアドレス信号である。このメモリアドレス信号MADは、アストベクタアドレスに対応するアドレス信号である。このメモリアドレス信号MADは、PG部60へ供給されるとともに、エラー情報メモリ部90のDATA端子にも供給される。メモリアドレスカウンタ402は、出力判定部85の出力段に接続された反転回路855からメモリライト信号MWR(図3(k)に示す)を受けたときに、エラー情報メモリ部90に対し、エラーデータ信号EDTを書き込むためのアドレスを指定するアドレス指定信号MIS(図3(m)に示す)を供給する。

### [0063]

TG部70は、テスト周期信号TCY(図3(d)に示す)を発生するテスト周期信号発生回路700と、クロック信号CLK(図3(e)に示す)を発生するクロック信号発生回路710と、ストローブ信号STB(図3(f)に示す)を発生するストローブ信号発生回路715とを有する。

テスト周期信号発生回路700は、選択回路701と、選択回路702と、PLL回路703と、AND回路704と、フリップフロップ705とを有する。 選択回路701は、基準クロック部38からの基準クロック信号SCKを受ける 入力Aと、テスタ18からの外部クロック信号OCK(図3(b)に示す)を受ける入力Bと、BOST制御部40からの選択信号Sを受ける選択入力Sと、出力Fとを有する。この選択回路701の出力Fは、選択入力Sが低レベルLであ れば、基準クロック信号SCKに等しく、また選択入力Sが高レベルHであれば、外部クロック信号OCKに等しくなる。この選択回路701の出力Fは、PLL回路703を介して選択回路702の入力Aに供給される。PLL回路703は、基準クロック信号CLKまたは外部クロック信号OCKの位相ロックを行なうもので、BOST制御部40から初期設定される。

### [0064]

選択回路702は、入力Aと、基準クロック信号SCKを受ける入力Bと、外部クロック信号OCK(図3(b)に示す)を受ける入力Cと、選択信号SO/S1を受ける選択入力と、出力Fとを有する。この選択回路702の出力Fは、選択入力S0が低レベルLで、しかも選択入力S1も低レベルLであるときに、入力Aに等しく、また選択入力S0が高レベルHで、選択入力S1が低レベルLのときに、基準クロック入力Bに等しく、また選択入力S0が低レベルLで、選択入力S1が高レベルHのときに、外部クロック入力Cに等しくなる。この選択回路702の出力Fは、AND回路704の一方の入力となる。

フリップフロップ705は、テスタ18からの測定スタート信号MST(図3(c)に示す)を受けるクロック入力と、電源電圧に接続された入力Dと、出力Qとを有し、このフリップフロップ705の出力QがAND回路704の他方の入力となる。AND回路704は、選択回路702の出力Fと、フリップフロップ705の出力QとのAND出力を出力する。このAND回路704の出力が、テスト周期信号TCYである。このテスト周期信号TCYは、図3(d)に示され、これはメモリアドレスカウンタ401に供給されてそのメモリアドレスカウント値を進めるとともに、クロック信号発生回路710、ストローブ信号発生回路715にも供給される。

# [0065]

クロック信号発生回路 7 1 0 は遅延回路 7 1 1 を有する。この遅延回路 7 1 1 は、テスト周期信号発生回路 7 0 0 から供給されたテスト周期信号 T C Y を、初期設定された遅延時間 t c 1 k だけ遅延して、図3 (e) に示すクロック信号 C L K を発生する。遅延時間 t c 1 k は、B O S T 制御部 4 0 から初期設定される

ストローブ信号発生回路 7 1 5 は遅延回路 7 1 6 を有する。この遅延回路 7 1 6 は、テスト周期信号発生回路 7 0 0 から供給されたテスト周期信号 T C Y を、初期設定された遅延時間 t s t b だけ遅延して、図3 (f)に示すストローブ信号 S T B を発生する。遅延時間 t s t b は、B O S T 制御部 4 0 から初期設定される。

### [0066]

WF部80は、図2に示すようにフリップフロップ801と、AND回路802を有し、またその前段にはフリップフロップ803が接続されている。フリップフロップ803は、入力D1にPG部60からのテストパターン信号TPSを、入力D2にテスト入力判定パターン信号JPSとを受け、またそのクロック入力Cにはテスト周期信号発生回路700からのテスト周期信号TCYを受ける。このフリップフロップ803は、図3(h)に示すテストパターン信号TPSと、図3(g)に示すテスト入力・判定パターン信号JPSとを、テスト周期信号TCYに同期させて、出力Q1、Q2から出力する。フリップフロップ803からのテストパターン信号TPSはWF部80のフリップフロップ801の入力Dに供給され、またテスト入力判定パターン信号JPSはAND回路802の一方の入力(反転入力)に供給される。

# [0067]

AND回路802は、このテスト入力・判定パターン信号JPSとともに、他方の入力にクロック信号発生回路710からのクロック信号CLKを受け、それらのAND出力をフリップフロップ801のクロック入力に供給する。フリップフロップ801の出力Qは、図3(g)に示すテスト入力・判定パターン信号JPSが低レベルLのとき、すなわちテスト入力・判定パターン信号JPSが入力状態を示すときには、クロック信号CLKの立ち上がりのタイミングにおけるテストパターン信号TPSを出力する。図3(g)に示すテスト入力・判定パターン信号JPSが高レベルHのとき、すなわちテスト入力・判定パターン信号JPSが判定状態を示すときには、フリップフロップ801の出力Qは変化することなく、前の状態を保つ。このフリップフロップ801の出力Qは、結果として、テスト入力パターン信号TIPとなり、これはDUT・BOST I/F部95

の3状態バッファ951を経由してDUT10に供給される。

[0068]

出力判定部85は、エクスクルーシブOR回路851と、AND回路852と、フリップフロップ853と、パルス生成回路854とを有する。エクスクルーシブOR回路851は、その一方の入力に、フリップフリップ803からのテストパターン信号TPS(図3(h)に示す)を受け、またその他方の入力に、DUT・BOST I/F部95の入力バッファ回路952からのテスト出力パターン信号TOP(図3(i)に示す)を受ける。このエクスクルーシブOR回路851は、テスト出力パターン信号TOPとテストパターン信号TPSとを比較し、それらの値が一致すれば、低レベルLの出力を発生し、またそれらが不一致であれば、高レベルHの出力を発生し、エラー状態を示す。

[0069]

このエクスクルーシブ〇R回路851の出力は、フリップフロップ853の入力Dとなる。AND回路852は、その一方の入力に、フリップフロップ803からのテスト入力・判定パターン信号JPSを受け、またその他方の入力に、ストローブ信号発生回路715からのストローブ信号STBを受ける。このAND回路852の出力は、フリップフロップ853のクロック入力Cとなる。なお、出力判定部85では、テスト入力・判定パターン信号JPSが入力状態を示しているときには、クロック信号CLKが有効、ストローブ信号STBが無効とされ、テスト入力・判定パターン信号JPSが判定状態を示しているときには、クロック信号CLKが無効、ストローブ信号STBが有効とされ、このストローブ信号STBのタイミングで、テストパターン信号TPSと、テスト出力パターン信号TOPとが比較される。

[0070]

フリップフロップ853の出力Qは、図3(g)に示すテスト入力・判定パターン信号JPSが高レベルHのとき、すなわちテスト入力・判定パターン信号JPSが判定状態を示すときには、ストローブ信号STBのタイミングにおける入力D、すなわちAND回路852の出力の値を出力する。テスト入力・判定パターン信号JPSが低レベルLのとき、すなわちテスト入力・判定パターン信号J

PSが入力状態を示すときには、フリップフロップ853の出力Qは、変化することなく、前の値を保つ。結果として、フリップフロップ853の出力は、図3 (j)に示すエラーデータ信号EDTとなる。

### [0071]

図3の動作タイミングチャートにおいて、図(a)に示すメモリアドレス信号MADがアドレス1、2、3、5、6のときには、図(g)に示すテスト入力・判定パターン信号JPSは、いずれも入力状態を示し、クロック信号CLKが有効、ストローブ信号STBが無効とされ、テスト入力パターン信号TIPがDUT10に入力される。メモリアドレスMADがアドレス4のときに、テスト入力・判定パターン信号JPSが判定状態を示す。このとき、クロック信号CLKは無効とされ、ストローブ信号STBが有効となって、このストローブ信号STBのタイミングで判定が行なわれる。図3では、メモリアドレス信号MADがアドレス4のときに、テストパターン信号TPSは0であり、テスト出力パターン信号TOPに対する期待値は0である。これに対し、図(i)に示すテスト出力パターン信号TOPは、このとき1を示しているので、出力判定部85のフリップフロップ853の出力Qは高レベルHとなり、図(j)に示すエラーデータ信号EDSが立ち上がる。

### [0072]

このエラーデータ信号EDTは、エラー情報メモリ部90のDATA入力に供給され、併せてパルス生成回路854に供給される。パルス生成回路854は、反転回路855にパルス入力を与え、反転回路855は図3(k)に示すメモリライト信号MWRを発生して、これをメモリアドレスカウンタ402のクロック入力に供給し、またエラー情報メモリ部90のWR入力に供給する。エラー情報メモリ部90は、エラーデータ信号EDTと、メモリアドレスカウンタ401からのメモリアドレス信号MAD(図3(a)に示す)を、メモリライト信号MWRのタイミングにおいて記憶する。メモリアドレスカウンタ402からのアドレス指定信号MISは、その記憶アドレスを指定する。

[0073]

DUT・BOST I/F部95は、入出力切替回路950と、I/F電圧レ

ベル変換回路955と、テスタ/BOST切替回路960とを有する。入出力切替回路950は、3状態バッファ951と、バッファ952とを有する。3状態バッファ951は、フリップフロップ803からのテスト入力・判定パターン信号JPSを受ける制御入力と、フリップフロップ801の出力Q、すなわちテスト入力パターン信号TIPを受ける入力と、出力とを有する。この3状態バッファ951は、テスト入力・判定パターン信号JPSが低レベルLのとき、すなわちテスト入力・判定パターン信号JPSが入力状態を示すときには、テスト入力パターン信号TIPを出力する。テスト入力・判定パターン信号JPSが高レベルHのとき、すなわちテスト入力・判定パターン信号が判定状態を示すときには、3状態バッファ951の出力はない。

### [0074]

バッファ952は入力信号を整形するためのバッファであり、その出力は、出力判定部85のエクスクルーシブ〇R回路851の他方の入力に供給される。I/F電圧レベル変換回路955は、MOSトランジスタ956を有する。このMOSトランジスタ956のゲートは、ディジタルアナログ変換回路957のアナログ出力から基準電圧VSを受ける。またMOSトランジスタ956のドレインは、3状態バッファ951の出力と、バッファ952の入力とに接続され、そのソースはテスタ/BOST切替回路960に接続されている。このMOSトランジスタ956はそのソース、ドレインの電圧を、ゲート電圧に与えられる基準電圧VSに応じて変換する。例えば、DUT10の電源電圧が3V系などの低電圧であり、BOST装置20の電圧が5Vである場合、DUT10へのテスト入力パターン信号TIPのレベルを3Vに変換し、またDUT10からのテスト出力パターン信号TIPのレベルを3Vに変換する。ディジタルアナログ変換回路957には、電源部99からの電圧が与えられ、またこのディジタルアナログ変換回路957はBOST制御部40から初期設定される。

# [0075]

テスタ/BOST切替回路960は、切替スイッチ961を有する。この切替スイッチ961は、DUT10に接続された共通の端子Cと、テスタ18に接続された端子Aと、MOSトランジスタ956のソースに接続された端子Bとを有

する。端子B、Cが接続された状態では、MOSトランジスタ956のソースが DUT10に接続され、BOST装置20によるテストが実行される。端子A、 Cが接続された状態では、テスタ18とDUT10とが直接接続され、テスタ1 8によるテストが実行される。

[0076]

図1、2、3に示した実施の形態1について、その動作をまとめて説明する。まず初期設定動作は次の(1) (2) (3) (4) の通りである。

- (1) テストパターンデータTPDの書き込み
- (2) テストコード番号TCDの送信
- (3) BOST装置20における初期設定
- (4) BOST装置20における初期条件設定 これらの初期設定動作について以下順次説明する。

[0077]

(1) テストパターンデータTPDの書き込み

テスタ18または別のデータ源から、BOST通信 I/F部30を経由して、各種半導体集積回路のディジタル回路のテストに必要な複数のテスト項目に対応するテストパターンデータTPDをTMP部50に書き込む。このテストパターンデータTPDを書き込みに代わり、予めテストパターンデータTPDを書き込んだTMP部50を、BOST装置20に取り付けることもできる。

[0078]

(2) テストコード番号TCDの送信

テスタ18から、実施するテスト項目に相当するテストコードTCDを、BO ST通信 I/F部30を経由して、CPU部33に送信する。

[0079]

(3) BOST装置20における初期設定

テストコードTCDを受信したCPU部33は、TMP部50、PG部60、TG部70に対する初期設定を行なう。TMP部50に対する初期設定は、TMP部50のメモリに対し、テストコードTCDに対応して実行するテストパターンデータTPDのスタートアドレスとストップアドレスを設定する。

PG部60に対する初期設定は、PG部60のメモリに対し、実行するテストパターンデータTPDを書き込むためのスタートアドレスと、ストップアドレスを設定する。TG部70に対する初期設定は、使用する基準信号を基準クロック信号SLKとした上で、テスト周期信号TCYのタイミング設定を行なう。これらのTMP部50、PG部60、TG部70に対する初期設定の完了後に、TMP部50からPG部60へ、複数のテストパターンデータTPDの中から選択された、実行するテストパターンデータTPDをダウンロードする。

[0080]

- (4) BOST装置20における初期条件設定
- (3)の初期設定の完了後に、さらに次の初期条件設定を、エラー情報メモリ部90、TG部70、DUT・BOST I/F部95に対して行なう。

エラー情報メモリ部90に対する初期条件設定は、エラー情報メモリ部90に対するスタートアドレスとストップアドレスの設定である。TG部70に対する初期条件設定は、テストに使用する基準クロック信号CLK、外部クロック信号OCKの選択と、テスト周期信号TCY、クロック信号CLK、およびストローブ信号STBの生成のためのタイミングデータの設定である。

DUT・BOST I/F部95に対する初期条件設定は、MOSトランジスタ956のゲートに対する基準電圧VSの設定である。

[0081]

以上の初期設定、初期条件設定の後、次の(1) (2) (3) (4) の動作により、テスト動作が実行される。このテスト動作(1) (2) (3) (4) について順次説明する。

- (1) PG部60にダウンロードされたテストパターンデータをPG部60から読み出し、それに含まれたテストパターン信号TPSと、テスト入力・判定パターン信号JPSを、テスト周期信号TCYに同期して出力する。
- (2) WF部80において、DUT10へ向けたテスト入力パターン信号TIPが出力される。このテスト入力パターン信号TIPは、DUT・BOST I/F部95を経由して、DUT10に供給される。
- (3) DUT10からのテスト出力パターン信号TOPが、DUT・BOST

I/F部95を経由して、出力判定部85に送られる。出力判定部85において、このテスト出力パターン信号TOPは、DUT10からの出力信号の期待パターン信号であるテストパターン信号TPSと比較され、エラー発生の有無の確認が行なわれる。エラーの発生が確認されると、そのエラーデータ信号EDSとともに、エラー発生時のテストパターンベクタアドレスMADを、エラー情報メモリ部90に記憶する。

(4) PG部60から、実行するテストパターンデータTPDの読み出しが完了 するまで、(1)から(3)のテスト動作が繰り返される。

#### [0082]

テスト結果の判定動作は、CPU部33がエラー情報メモリ部90に記憶されたエラーデータ信号EDSと、エラー発生時のアドレスMADを読み出し、良/不良の判定を行なった上で、その結果をBOST通信 I/F部30を経由してテスタ18へ送信する。エラー情報メモリ部90のデータに基づき、各種エラー解析を行なうこともできる。

#### [0083]

実施の形態1では、TPM部50が、DUT10のディジタル回路のテストのための複数のテスト項目に対応した複数のテストパターンデータTPDを記憶し、この複数のテストパターンデータTPDの中から選択されたテストパターンデータがPG部60に書き込まれる。この構成によれば、専用試験機を特別に開発することなく、TPM部50に記憶するテストパターンデータを拡張することにより、DUT10のディジタル回路に対する試験機能を簡単に拡張することができる。併せて、TPM部50に予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置20で実施できる。

#### [0084]

また実施の形態1では、TPM部50を構成する半導体メモリが、PG部60を構成する半導体メモリよりも大きな記憶容量を持って構成されており、TPM部50には、より多くのテストパターンデータを蓄積することができ、これによって、BOST装置20が対応できるファンクションテストの種類が多くなり、BOST装置20により、効率的な試験を、より多くのファンクションテストに

おいて実行できる。

また、実施の形態1では、PG部60を構成する半導体メモリが、TPM部50を構成する半導体メモリよりも高速とされている。すなわち、PG部60を構成する半導体メモリよりも大きな動作周波数を持ち、高速動作する。これは、PG部60からのテストパターンデータの読み出し速度を高くするのに有効であり、その結果、BOST装置20によるDUT10のディジタル回路の試験をより高速に行なうことができ、試験時間を短縮できる。また、TPM部50の半導体メモリは、動作速度が遅いが、これは、TPM部50を構成する半導体メモリを安価、小型化するのに有効である。

### [0085]

また、実施の形態1では、TPM部50に記憶された複数のテストパターンデータを選択するのに、CPU部33がBOST制御部40に選択指示信号SISを供給する。この構成によって、選択指示信号SISに対応したテストパターンデータが的確に、PG部60へ転送される。

### [0086]

次に、実施の形態1のハードウエア構成を拡張、変更したこの発明による半導体集積回路の試験装置に関する実施の態様1-1から1-17について説明する。これらの実施の形態1-1から1-17の試験装置も、この発明による半導体集積回路の製造方法に含まれる試験工程において使用される。 実施の形態1-1.

この実施の形態1-1は、実施の形態1のBOST装置20を複数のチャンネルとして構成するものである。具体的には、BOST装置20を、共通構成部分20Aと、多チャンネル構成部分20Bとに分けて構成する。

#### [0087]

この実施の形態 1 - 1 には次の 2 つの実施態様がある。第 1 の実施態様は、図 4 に示すように、共通構成部分 2 0 A に、(1) B O S T 通信 I / F 部 3 0 と、(2) C P U 部 3 3 と、(3) 基準クロック部 3 8 と、(12) 電源部 9 9 とを配置し、多チャンネル構成部分 2 0 B には、複数のチャンネル 2 0 B 1、2 0 B 2、・・・、2 0 B N を設け、これらの各チャンネルのそれぞれに、(4) B O S T 制御部 4 0

と、(5) TMP部50と、(6) PG部60と、(7) TG部70と、(8) WF部80と、(9) 出力判定部85と、(10) エラー情報メモリ部90と、(11) DUT・BOST I/F部95とを配置したものである。外部クロック信号OCKは、各チャンネル20B1、20B2、・・・、20BNに共通に供給される。

[0088]

実施の形態 1 - 1 の第 2 の実施態様は、図 5 に示すように、共通構成部分 2 0 Aに、(1) B O S T 通信 I / F 部 3 0 と、(3) 基準クロック部 3 8 と、(12) 電源部 9 9 とを配置し、また、各チャンネル 2 0 B 1、 2 0 B 2、・・・、2 0 B N の それぞれに、(2) C P U 部 3 3 と、(4) B O S T 制御部 4 0 と、(5) T M P 部 5 0 と、(6) P G 部 6 0 と、(7) T G 部 7 0 と、(8) W F 部 8 0 と、(9) 出力判定部 8 5 0 と、(10) エラー情報メモリ部 9 0 と、(11) D U T・B O S T I / F 部 9 5 と を配置したものである。この実施態様でも、外部クロック信号 O C K は、各チャンネル 2 0 B 1、2 0 B 2、・・・、2 0 B N に共通に供給される。

[0089]

実施の形態1-1では、多チャンネル構成部分20Bのそれぞれにおいて、TMP部50に互いに同じテストパターンデータを記憶させることもでき、また互いに異なるテストパターンデータを記憶させることもできる。またPG部60についても、互いに同じテストパターンデータをダウンロードし、または異なるテストパターンデータをダウンロードし、または異なるテストパターンデータをダウンロードすることもできる。各チャンネル20B1、20B2、・・・、20BNを、DUT10の複数のラインに対応させる場合、例えばDUT10がメモリであって、複数のX方向ラインとこのX方向ラインと直交する複数のY方向ラインを持つようなときに、各チャンネルをそのX方向ラインに対応させる場合には、同じテストパターンデータをダウンロードして、各チャンネルに対応したテスト入カパターン信号TIPを与える。各チャンネルのTPM部50およびPG部60TPDに互いに異なるテストパターンデータを取り込む場合には、より多くの種類のテストに対応することが可能となる。

[0090]

実施の形態 1-1では、多チャンネル構成によって、BOST装置 20によるテスト能力を高くすることができる。図4の実施態様のように、CPU部33を

共通構成部分20Aに配置するものでは、1つのCPU部33を共用でき、装置の小型化ができるとともに、各チャンネルを共通に制御できる。

[0091]

実施の形態1-2.

このテストヘッド装置12Aは、テストヘッド120と、DUTボード110と、BOSTボード201を有し、DUT10はモールド型半導体集積回路とされ、DUTボード110上に搭載される。

[0092]

このモールド型半導体集積回路は、半導体集積回路(IC)チップをモールド 樹脂で覆い、モールド樹脂から複数の端子を導出したものである。このICチッ プは、例えばアナログのLSIに、ディジタル回路を混載したものとして構成される。DUTボード110は、DUT10の端子を挿入するDUTソケット111を有し、その周りに多数の接続端子112と、テスト用のリレー、コンデンサ群113を配置したものである。

DUTボード110の下には、テスタ18に接続されるテストヘッド120が 配置されている。このテストヘッド120は、DUTボード110に接続される 多数の接続ピン121を有し、これらの接続ピン121を介してDUT10とテストに必要な信号のやり取りを行なう。

[0093]

BOST装置 20を構成するBOSTボード 201は、DUTボード 110の 近傍に配置される。このBOSTボード 201は1枚の回路基板上に、BOST 装置 20を搭載するもので、その回路構成は図1、図2と同じである。この実施 の形態 1-2 では、BOSTボード 201はDUTボード 110の上に搭載され る。DUTボード 110には、BOSTボード 201を接続するためのソケット 114が固定されている。BOSTボード201は、このソケット114に挿入されるコネクタ202を下面に有し、このコネクタ202をソケット114に挿入することにより、DUTボード110上に支持され、このソケット114を経由して、テストヘッド120と信号のやり取りを行なう。

### [0094]

テスタ18は、テストパターン発生器(TPG)181、電源部182、ピンエレクトロニクス部183を有し、BOSTボード201に対して、電源電圧Vdを供給し、BOSTボード201との間でBOST制御信号185をやり取りする。このBOST制御信号185には、テスタ18からBOSTボード201、DUTボード110への指令信号だけでなく、BOSTボード201からテスタ18へのテスト解析結果信号も含まれる。テスタ18からBOSTボード201へ入力されるテストパターンデータTPD、テストコードTCDなどもBOST制御信号185に含まれる。このBOST制御信号185は、テストプログラムに記述されたテスト信号条件に基づき、テスタ18に内蔵されたテストパターン発生器181により発生され、ピンエレクトロニクス部183を経由して、BOSTボード201、DUTボード110に供給される。BOSTボード201からのエラーコードECDは、ピンエレクトロニクス部183に送られ、このピンエレクトロニクス部183の判定部にて、テストパターン信号との比較、判定に基づき、その結果情報が取り込まれる。

# [0095]

この実施の形態1-2によれば、モールド型半導体集積回路がDUT10とされる場合において、DUT10がDUTボード110に搭載され、またBOSTボード201もDUTボード110に搭載したので、BOST装置20をDUT10の近傍に配置して、DUT10のテストを実施することができる。とくに、BOST装置20に、TMP部50と、PG部60とを配置することにより、TMP部50により多くのテストパターンデータTPDを蓄積し、このテストパターンデータTPDの中から選択されたテストパターンデータをPG部60にダウンロードすることにより、効率的にテストを実施できる。

[0096]

実施の形態1-3.

この実施の形態1-3も、モールド型半導体集積回路がDUT10とされる場合における半導体集積回路の試験装置の実施の形態であり、図7はこの実施の形態1-3におけるテストヘッド装置12Bを示す。このテストヘッド装置12Bは、実施の形態1-2のBOSTボード201が省略され、図1、図2に示すBOST装置20の各回路部品がDUTボード110に直接搭載される。この構成を除くその他の構成は、実施の形態1-2と同じであり、同じ部分を同じ符号で示し、説明を省略する。

この実施の形態1-3でも、実施の形態1-2と同様に、DUT10がモール ド型半導体集積回路として構成され、DUTボード110のソケット111に挿 入され、テストされる。

DUTボード110の右上面には、BOST装置20を構成する各回路部品(1)-(12)が直接搭載され、この搭載部分において、BOST装置20とDUTボード110との接続が行なわれ、テストヘッド120との間で信号にやり取りが行なわれる。

[0097]

この実施の形態1-3によれば、モールド型半導体集積回路がDUT10とされる場合において、BOST装置20をDUTボード110上に直接搭載しているので、DUTボード110の構成の簡略化を図りながら、BOST装置20をDUT10の近傍に配置して、DUT10のテストを実施することができる。

[0098]

実施の形態1-4.

実施の形態1-4は、半導体ウエハ10AがDUT10とされる場合における 半導体集積回路の試験装置の実施の形態であり、この実施の形態1-4は図8に 示すテストヘッド装置12Cを有する。このテストヘッド装置12Cは、図8( a)に示すBOSTボード201と、図8(b)に示すBOST I/Fボード 203と、図8(c)に示すDUTボード110を有する。図8(d)はテスト ヘッド装置12Cの側面図である。

[0099]

この実施の形態1-4では、半導体ウエハがDUT10とされ、半導体集積回路を構成するために製造された半導体ウエハがテストされる。この半導体ウエハは、多数のチップ区域を有し、それらの各チップ区域のそれぞれに、半導体集積回路が作り込まれる。半導体ウエハは、後の工程で、各チップ区域毎に分離されて、ICチップとなり、モールド樹脂内に封じされる。この実施の形態1-4では、DUTボード110はプローブカードであり、円形に構成されていて、その下面の中心部には、半導体ウエハ10に対する多数のプローブ針115が取り付けられている。

BOST I/Fボード203は円形に構成され、DUTボード110の上部に接続構体116を介して配置されている。BOST I/Fボード203とDUTボード110との電気的接続は、接続構体116によって行なわれる。BOST I/Fボード203の上面の中央には、ソケット117が取り付けられており、BOSTボード201はこのソケット117にコネクタ118を挿入して支持される。BOSTボード201にはBOST装置20が実装される。このBOST装置20の回路構成は、図1、図2と同じである。

[0100]

この実施の形態1-4では、BOSTボード201がBOST I/Fボード203上に搭載され、このBOST I/Fボード203がプローブ針115を有するDUTボード110に搭載されるので、BOST装置20をDUT10の半導体ウエハの近傍に配置し、半導体ウエハの各チップ領域に含まれるディジタル回路の各種テストを実施できる。

[0101]

実施の形態1-5.

実施の形態1-5も、半導体ウエハがDUT10とされる場合における半導体 集積回路の試験装置の実施の形態であり、この実施の形態1-5は図9に示すテストへッド装置12Dを有する。図9(a)はテストヘッド装置12Dの上面図、図9(b)はその側面図である。このテストヘッド装置12Dは、DUTボード110の上面に、BOST装置20を構成する各回路部分(1)-(12)を直接搭載したものであり、BOST装置20とDUTボード110との接続は、そのB OST装置20の搭載部分において行なわれる。

[0102]

この実施の形態1-5では、BOST装置20の各回路部分をDUTボード1 10に直接搭載しているので、テストヘッド12Dの構成の簡略化を図り、併せてBOST装置20をDUT10である半導体ウエハの近傍に配置し、半導体ウエハの各チップ領域に含まれるディジタル回路の各種テストを実施できる。

[0103]

実施の形態1-6.

この実施の形態1-6は、この発明による半導体集積回路の試験装置の実施の 形態であり、この実施の形態1-6はBOST装置20を構成するBOST組立 210Aを備えている。このBOST組立210Aは、5枚の回路基板211か ら215を組み合わせて構成される。

図10(a)はBOST組立210Aの基板構成の概念図であり、図10(b)はその外観斜視図である。

[0104]

実施の形態1-6のBOST組立210Aは、DUTボード110の上に配置され、5枚の回路基板211、212、213、214、215を組み合わせて構成される。2つの回路基板211、212は、DUTボード110に対して平行に配置され、3つの回路基板213、214、215はDUTボード110に対して、垂直に配置される。回路基板211がDUTボード110の直ぐ上に配置され、その上部に回路基板212が配置される。回路基板213、214、215は回路基板212の上に配置される。回路基板211はDUTボード110に接続され、回路基板212は回路基板211に接続される。回路基板213、214、215は、それぞれ回路基板212に接続される。

[0105]

回路基板 2 1 1、 2 1 2、 2 1 3、 2 1 4、 2 1 5 には、図1に示すBOST 装置 2 0 の各回路部分(1) - (12)が配置される。回路基板 2 1 1 は、第1のBOST I/F部を構成し、DUTボード1 1 0 とBOST装置 2 0 との間の信号接続を行なう。この回路基板 2 1 1 には、併せてBOST装置 2 0 の電源部 9 9

が搭載される。回路基板212は、第2のBOST I/F部を構成し、回路基板211、213、214、215の間の接続を行う。併せて回路基板212には、DUT10のテストに必要な周辺回路(ライン切替リレー回路など)を搭載する。この回路基板212は、DUT10の品種毎に用意される。回路基板213には、CPU部33が配置される。回路基板214には、BOST通信I/F部30が配置される。回路基板215には、BOST制御部40、TMP部50、PG部60、出力判定部85、エラー情報メモリ部90、DUT・BOSTI/F部95が配置される。

[0106]

この実施の形態1-6では、DUT10に必要なBOST機能に応じて、回路 基板211、212、213、214、215を選択し、組み合わせることがで き、機能拡張が容易になり、またBOST装置20の変更におけるフレキシビリ ティが向上する。また不要なハードウエアを組み合わせる必要がなく、BOST 装置20のスリム化、低価格化を図ることが可能となる。

例えば、回路基板211、213、214を標準基板(常時必要な基板)とし、回路基板212、215をDUT10の種類に応じて交換、変更するなど、標準基板のリサイクル性を向上させ、低価格化を図る。またこの実施の形態1-6では、必要な基板のみを組み合わせることができることから、低価格化、スリム化が可能となる。

[0107]

実施の形態1-7.

実施の形態1-7は、この発明による半導体集積回路の試験装置に関する実施の形態であり、この実施の形態1-7は、実施の形態1-6によるBOST組立210Aをより具体化したBOST組立210Bを有する。図11は、この実施の形態1-7によるBOST組立210Bの展開図を示し、図11(a)は、このBOST組立210Bの基板構成の正面図であり、図11(b)はその回路基板213、214、215の側面図、図11(c)はアングルコネクタの構成図である。図12は、BOST組立210Bの具体的な構成を示す側面図である。

[0108]

まず、回路基板213、214、215は、図11(a)に示すように、少し 縦長の長方形の基板であり、それぞれの上端部には回路基板213、214、215をその厚さの方向に互いに接続するためのストレートタイプのコネクタCN2、CN3が表裏に配置される。また回路基板213、214、215のそれぞれの下端部には、各回路基板213、214、215を、回路基板212の上主面の接続するためのアングルタイプのコネクタCN1が配置されている。このアングルタイプのコネクタCN1は、図11(c)に示すように、信号ピン216が途中で直角に折曲がり、各回路基板213、214、215の主面と平行になったプラグインコネクタである。ストレートタイプのコネクタCN2、CN3は信号ピンが回路基板213、214、215の主面と垂直に延びるコネクタである。

# [0109]

回路基板212の上主面には、各回路基板213、214、215の下端部に配置されたアングルタイプのコネクタCN1が、垂直に挿入されるストレートタイプのコネクタCN4、CN5、CN6が配置される。回路基板212の下主面には、回路基板211との接続のためのストレートタイプのコネクタCN7、CN8、CN9が配置されている。回路基板211の上主面には、回路基板212と接続するためのストレートタイプのコネクタCN10、CN11、CN12が配置される。回路基板211とDUT基板110との接続には、(a)ケーブルによる固定配線接続、(b)コネクタによる相互接続、および(c)コネクタを介したケーブル接続の中の何れかが用いられる。(a)は着脱不能であるが、(b)(c)は着脱可能である。

### [0110]

図12の具体的なBOST組立210Bは、回路基板211、212、213、214、215を組み合わせたものである。回路基板213、214、215は、それぞれの上端部のコネクタCN2、CN3を互いに嵌め合った状態で組み合わされ、それぞれの下端部のコネクタCN1を、回路基板212のコネクタCN4、CN5、CN6に嵌め込んで組立てられる。回路基板213、214、215の間には、スペーサ217が配置される。回路基板212は、その下主面の

コネクタCN7、CN8、CN9を、回路基板211のコネクタCN10、CN11、CN12に嵌め込んで組立てられる。回路基板211、212の間には、支柱またはスペーサ218が配置される。回路基板211は、DUTボード110の上に、スペーサ219を介して設置され、図12の例では、固定配線接続220によって、DUTボード110に機械的に固定され、また電気的にも接続される。

#### [0111]

このようにBOST装置20を、必要なBOST機能に応じて、モジュール化し、5枚の回路基板211、212、213、214、215に分割構成とすることにより、BOST組立210Bの小型化が図られる。併せて、BOST装置20のモジュール化により、BOST装置20の機能拡張、および構成変更に対するフレキシビリティが向上する。例えば、回路基板211、213、214を標準基盤とし、回路基板212、215をDUT10の種類に応じて交換、変更するなどして、標準基板のリサイクル性を向上させ、低価格化を図ることができる。

#### [0112]

#### 実施の形態1-8.

実施の形態1-8は、この発明による半導体集積回路の試験装置の実施の形態であり、実施の形態1-7によるBOST組立210Bをさらに簡略化した別のBOST組立210Cを備えている。図13はこの実施の形態1-8におけるBOST組立210Cを示す展開図であり、図13(a)はこのBOST組立210Cの回路基板212、213、214、215の正面図、図13(b)は回路基板213、214、215の側面図、図13(c)はアングルタイプのコネクタの構成図である。図14は、このBOST組立210Cの具体的な構成図である。

#### [0113]

このBOST組立210Cは、実施の形態1-7によるBOST組立210B に比較して、回路基板211を省略し、4枚の回路基板212、213、214 、215で構成される。その他の構成は、実施の形態1-7のBOST組立21 0 Bと同じであり、同じ部分を同じ符号で示し、説明を省略する。この実施の形態1-8のBOST組立210Cでは、回路基板212が、回路基板213、213、215の間の相互接続機能を持ち、併せてBOST装置20とDUTボード110とテスタ18との相互接続機能をも持つ。実施の形態1-6、1-7において、回路基板211に搭載されていた電源部99は、DUTボード110または回路基板213に搭載される。回路基板212の下主面のコネクタCN7、CN8、CN9は、DUTボード110の上主面に設けられたコネクタCN10、CN11、CN12にプラグイン形態で嵌め込まれる。

[0114]

実施の形態1-8によるBOST組立210Cでは、回路基板数が4枚となり、実施の形態1-6、1-7に比べて、より少ない回路基板数で、より小型のBOST組立210Cが得られる。

[0115]

実施の形態1-9.

実施の形態 1 - 9 は、この発明による半導体集積回路の試験装置の実施の形態であり、実施の形態 1 - 8 の B O S T 組立 2 1 0 C に比べて、さらに簡略化したB O S T 組立 2 1 0 D を有する。この B O S T 組立 2 1 0 D は 3 枚の回路基板 2 1 3、2 1 4、2 1 5 で構成される。図 1 5 はこの実施の形態 1 - 9 による B O S T 組立 2 1 0 D を示す展開図であり、図 1 5 (a) はこの B O S T 組立 2 1 0 D の回路基板 2 1 3、2 1 4、2 1 5 の正面図、図 1 5 (b) は回路基板 2 1 3、2 1 4、2 1 5 の側面図、図 1 5 (c) はアングルタイプのコネクタの構成図である。図 1 6 は、この B O S T 組立 2 1 0 D の 具体的な構成図である。

[0116]

このBOST組立210Dは、実施の形態1-8によるBOST組立210Cの回路基板212を省略した3枚の回路基板213、214、215で構成される。その他の構成は図13、図14に示すBOST組立210Cと同じであり、このBOST組立210Cと同じ部分は同じ符号で示し、説明を省略する。この実施の形態1-9によるBOST組立210Dは、DUTボード110が、回路基板213、214、215の相互接続機能を持ち、併せてBOST装置20と

テスタ18との相互接続機能をも持つ。なお、BOST装置20の電源部99は、DUTボード110または回路基板213に搭載される。またリレー回路もDUTボード110または回路基板213に搭載される。3枚の回路基板213、214、215の下端部のコネクタCN1は、DUTボード100の上主面に設けられたコネクタCN10、CN11、CN12にプラグイン形態で、回路基板213、214、215の主面と平行な方向に、嵌め込まれる。

[0117]

この実施の形態1-9によるBOST組立210Dでは、回路基板数がさらに 1枚減少して3枚となり、実施の形態1-8のBOST組立210Cに比べて、 より小型のBOST組立210Dが得られる。

[0118]

実施の形態1-10.

この実施の形態1-10は、この発明による半導体集積回路の試験装置の実施の形態であり、また別のBOST組立210Eを有する。実施の形態1-7、1-8、1-9によるBOST組立210B、210C、210Dでは、回路基板213、214、215がDUTボード110に対して垂直に配置されたが、この実施の形態1-10は、これらの回路基板213、214、215がDUTボードと平行に配置されたBOST組立210Eを有する。図17(a)はこのBOST組立210Eの側面図、図17(b)はBOST組立210Eの正面図、図17(c)はストレートタイプのコネクタの構成図である。

[0119]

この実施の形態1-10では、長方形の回路基板211、212が用いられ、これらの回路基板211、212はDUTボード110と平行に配置される。回路基板211はDUTボード110の直ぐ上に配置され、固定配線接続220によってDUTボード110に機械的に固定され、また電気的にも接続される。回路基板212は、回路基板211の上に、支柱またはスペーサ218を介して配置される。3枚の長方形の回路基板213、214、215は、回路基板212と平行な共通の平面上に、互いに並べて配置される。回路基板211、212、213、214、215に搭載されるBOST装置20の各回路部分(1)-(12)

の割り振りは、実施の形態1-6で説明したのと同じとされる。

[0120]

各回路基板213、214、215のそれぞれの右端部の下面には、コネクタ CN1が配置される。回路基板213、214、215のそれぞれの左端部の下面には、コネクタCN2が配置され、またそれぞれの左端部の上面にはコネクタ CN3が配置される。回路基板212の上面には3つのコネクタCN4と、3つのコネクタCN5とが配置され、この各コネクタCN4、CN5には、回路基板213、214、215のコネクタCN1とコネクタCN2が嵌め込まれる。回路基板212の下主面には、コネクタCN6、CN7が配置され、これらのコネクタCN6、CN7は、回路基板211の上主面の設けられたコネクタCN8、CN9に嵌め込まれる。この実施の形態1-10で使用されるすべてのコネクタは、図17(c)に示すストレートタイプのコネクタであり、回路基板の主表面と垂直な信号ピン221を有する。

[0121]

実施の形態1-10によるBOST組立210Eは、回路基板213、214、215を、DUTボード110と平行な共通の平面上に並べて配置したもので、BOST組立210Eの垂直方向の寸法を縮小できる。

[0122]

実施の形態1-11.

実施の形態1-11はこの発明による半導体集積回路の試験装置の実施の形態であり、実施の形態10によるBOST組立210Eをさらに簡略化したBOST組立210Fを有する。図18は、このBOST組立210Fの側面図である。このBOST組立210Fは、実施の形態1-10によるBOST組立210Eにおける回路基板211を省略したもので、その他の構成は実施の形態1-10によるBOST組立210Eと同じであり、同じ部分を同じ符号で示して、説明を省略する。回路基板211を省略した点は、実施の形態1-8によるBOST組立210Cと同じであり、搭載される回路部品(1)-(12)の割り振りも実施の形態1-8と同じにされる。回路基板212のコネクタCN6、CN7は、DUTボード110に設けられたコネクタCN8、CN9に嵌め込まれる。

この実施の形態1-11によれば、実施の形態1-10によるBOST組立2 10Eに比べて回路基板数を減少することができ、より簡略化したBOST組立 210Fを得ることができる。

[0123]

実施の形態1-12

実施の形態1-12は、この発明による半導体集積回路の試験装置の実施の形態であり、実施の形態1-11によるBOST組立210Fをさらに簡略化したBOST組立210Gを有する。図19は、このBOST組立210Gの側面図である。このBOST組立210Gは、実施の形態1-11によるBOST組立210Fにおける回路基板212を省略したもので、その他の構成は実施の形態1-11によるBOST組立210Fと同じであり、同じ部分を同じ符号で示して、説明を省略する。回路基板211、212を省略した点は、実施の形態1-9のBOST組立210Dと同じであり、搭載される回路部品(1)-(12)の振り分けも実施の形態1-9と同じにされる。回路基板213、214、215のコネクタCN1、CN2は、DUTボード110に設けられたコネクタCN8、CN9に嵌め込まれる。

この実施の形態 1-12によれば、実施の形態 1-11によるBOST組立 2 10Gに比べて回路基板数を減少することができ、より簡略化したBOST組立 2 10Gを得ることができる。

[0124]

実施の形態1-13.

この実施の形態1-13は、この発明による半導体集積回路の試験装置の実施の形態であり、さらに別のBOST組立210Hを有する。このBOST組立210Hは、回路基板213、214、215をDUTボード110と平行に、しかも回路基板213、214、215を互いに間隔をおいて積層したものである。図20(a)は、このBOST組立210Hの側面図、図20(b)はその正面図であり、図20(c)はストレートタイプのコネクタの構成図であり、回路基板の主表面と垂直な信号ピン221を有する。

[0125]

このBOST組立210Hでは、長方形の回路基板211、212が使用され、これらの回路基板211、212はDUTボード110の上部に、互いに間隔をおいて配置される。回路基板211はDUTボード110のすぐ上に配置され、固定配線接続220によってDUTボード110に機械的に支持され、併せて電気的にも接続される。回路基板212は、回路基板211の上に支柱またはスペーサ218を介して配置される。回路基板213、214、215は、回路基板212の上部に、互いに平行に、間隔をおいて積層される。回路基板212のすぐ上には、回路基板213が配置され、この回路基板213の上には回路基板214が、また回路基板214の上には、回路基板215が配置される。これらの回路基板211、212、213、214、215に搭載されるBOST装置20の各回路部分(1)-(12)の割り振りは、実施の形態1-6について説明したのと同じとされる。ただ、回路基板213、214、215の間の相互接続機能は、それらの間に配置されるコネクタに持たされるので、回路基板212からはこれらの回路基板213、214、215の相互接続機能は省略される。

# [0126]

回路基板213、214、215の右端部の下面には、それぞれコネクタCN1が配置され、その上面にはそれぞれコネクタCN4が配置される。これらの回路基板213、214、215の左端部の下面には、コネクタCN2がそれぞれ配置され、その上面にはコネクタCN3がそれぞれ配置される。回路基板215のコネクタCN1、CN2は、回路基板214のコネクタCN4、CN3にそれぞれ嵌め込まれ、回路基板214のコネクタCN1、CN2は、回路基板213のコネクタCN4、CN3にそれぞれ嵌め込まれ、回路基板214のコネクタCN1、CN2は、回路基板213のコネクタCN1、CN2は、回路基板212のコネクタCN1、CN2にそれぞれ嵌め込まれ、回路基板212のコネクタCN1、CN2にそれぞれ嵌め込まれ、回路基板212のコネクタCN3、CN4は、回路基板211のコネクタCN1、CN2に嵌め込まれる。これらのコネクタはすべて図20(c)に示すストレートタイプのコネクタである。

### [0127]

この実施の形態 1-13 による BOST組立 210 Hは、回路基板 213、 214、 215 が DUT ボード 110 と平行に、間隔をおいて積層されるので、 B

OST組立210Hの縦方向寸法を縮小することができる。

[0128]

実施の形態1-14.

この実施の形態1-14は、この発明による半導体集積回路の試験装置の実施の形態であり、実施の形態1-13によるBOST組立210Hを簡略化したBOST組立210Iを有する。図21はこの実施の形態1-14によるBOST組立210Iの側面図である。

このBOST組立210Iは、実施の形態1-13によるBOST組立210Hにおける回路基板211を省略して、簡略化したものであり、その他の構成は実施の形態1-13によるBOST組立210Hと同じであり、同じ部分を同じ符号で示して、説明を省略する。回路基板211を省略した点は、図13、図14に示す実施の形態1-8のBOST組立210Cと同じであり、搭載される回路部品(1)-(12)の割り振りも実施の形態1-8と同じにされる。

この実施の形態 1-14 によれば、実施の形態 1-13 によるBOST組立 2 10 Hに比べて回路基板数を減少することができ、より簡略化したBOST組立 2 10 I を得ることができる。

[0129]

実施の形態1-15.

この実施の形態1-15は、この発明による半導体集積回路の試験装置の実施の形態であり、実施の形態1-14によるBOST組立210Iをさらに簡略化したBOST組立210Jを有する。図22は、このBOST組立210Jの側面図である。このBOST組立210Jは、実施の形態1-14によるBOST組立210Iにおける回路基板212を省略したもので、その他の構成は実施の形態1-14によるBOST組立210Iと同じであり、同じ部分を同じ符号で示して、説明を省略する。回路基板211、212を省略した点は、図15、図16に示す実施の形態1-9のBOST組立210Dと同じであり、搭載される回路部品(1)-(12)の割り振りも実施の形態1-9と同じにされる。

この実施の形態1-15によれば、実施の形態1-14によるBOST組立2 10Iに比べて回路基板数を減少することができ、より簡略化したBOST組立 210 Jを得ることができる。

[0130]

実施の形態1-16.

この実施の形態 1-16は、この発明による半導体集積回路の試験装置の実施の形態であり、BOST組立 210に、プロービング装置(プローバ)125と、テストヘッド 120Aを組み合わせたテストヘッド装置 12Eを有する。このテストヘッド装置 12Eは、DUT 10がLSIチップまたは半導体ウエハに含まれている場合に用いられる。このテストヘッド装置 12Eは、半導体集積回路の製造工程の中の前工程、すなわち半導体ウエハを取り扱う工程において、半導体集積回路を試験するのに用いられる。

[0131]

図23は、テストヘッド装置12Eの1つの実例を示す側面図であり、図24はテスタ18をも含むその正面図である。

プロービング装置(プローバ)125は、上面にDUTボード110を有する。このDUTボード110は、プローブカードを構成しており、その中央部の下面には、多数のプローブ針115が設置されている。このプローブ針115は、DUT10を含むLSIチップまたは半導体ウエハに接触し、DUT10の所定部分にテスト入力パターン信号TIPを供給し、またDUT10からのテスト出力パターン信号TOPを取り出す。

テストヘッド120Aはテスタ18にケーブル126を介して接続されており、テスタ18が直接DUT10を試験する場合にはテスタ18からの電源電圧、クロック信号、制御信号、および試験信号をDUTボード110を経由して、DUT10に供給し、またBOST装置20によってDUT10の試験を行なう場合には、テスタ18からの電源電圧、テストコードTCD、テストスタート信号TST、テストパターンデータTPDなどをDUTボード110を経由してBOST装置20に供給する。またBOST装置20からのエラーコードWCDは、BOST装置20からDUTボード110、テストヘッド120Aを経由してテスタ18に供給される。

[0132]

プロービング装置 1 2 5 の上部外周には、環状のポゴリング 1 2 7 が配置され、このポゴリング 1 2 7 の上には、環状のアタッチメントボード 1 2 8 が配置され、このアタッチメントボード 1 2 8 の上に、テストヘッド 1 2 0 A が配置される。テストヘッド 1 2 0 A からの電圧、信号は、アタッチメントボード 1 2 8、ポゴリング 1 2 7 を経由して D U T ボード 1 1 0 に供給され、この D U T ボード 1 1 0 から D U T 1 0 または B O S T 装置 2 0 に供給される。

テストヘッド装置12Eでは、四角柱型のテストヘッド120Aが使用される。このテストヘッド120Aの中心部には、テストヘッド120Aを上下方向に 貫通する円形のスコープ穴130が形成されている。このスコープ穴130は、 試験部分を観察するための穴であり、例えば120mmから130mmの内径を 有する。

### [0133]

この実施の形態 1-16によるテストヘッド装置 12 Eでは、BOST組立 2 10として、実施の形態 1-6から実施の形態 1-15に示したすべてのBOS T組立 2 10 AからBOST組立 2 10 Jを用いることができる。この図 2 3、2 4に示すテストヘッド装置 12 Eの例では、実施の形態 1-7に示したBOS T組立 2 10 Bが使用されている。

BOST装置20のBOST組立210Bは、DUTボード110の上に配置される。BOST組立210Bの回路基板211、212は、環状のポゴリング127の内周に形成される空間に配置され、回路基板213、214、215は回路基板212から垂直に延び、アタッチメントボード128の内周の内部空間を経て、テストヘッド120Aのスコープ穴130内に延びている。このように、実施の形態1-16によるテストヘッド装置12Eでは、BOST装置20を構成するBOST組立210Bは、テストヘッド装置12Eに残された空間、具体的には、ポゴリング127、アタッチメントボード128、およびテストヘッド120Aのスコープ穴130の内部空間を利用して配置されている。

### [0134]

この実施の形態1-16によるテストヘッド装置12Eでは、BOST装置2 0が、テストヘッド120Aのスコープ穴130を利用して、このスコープ穴1 30に配置されるので、テストヘッド装置12Eを小型に構成できる。

[0135]

実施の形態1-17.

この実施の形態1-17は、この発明による半導体集積回路の試験装置の実施の形態であり、モールド型半導体集積回路がDUT10とされる場合に用いられるテストヘッド装置12Fを有する。このモールド型半導体集積回路は、半導体集積回路チップをモールド樹脂で被覆したもので、このモールド型半導体集積回路に対するテストは、半導体集積回路の製造工程では、半導体集積回路チップのアセンブリを行なう後工程において、実施される。図25はこのテストヘッド装置12Fを示す側面図である。

[0136]

この実施の形態1-17によるテストヘッド装置12Fでは、実施の形態1-16によるテストヘッド装置12Eにおけるテストヘッド120Aが、上下を逆にして配置される。このテストヘッド120Aは、LSI搬送装置(ハンドラ)133の下部に配置される。

ハンドラ133の下面には、DUTボード110が配置され、このDUTボード110の上面の中央部には、DUTソケット111が配置される。ハンドラ133によって搬送されたモールド型半導体集積回路がDUT10として、DUTソケット111に挿入される。テストヘッド120Aは、このDUTボード110の下部の外周部に配置される。

[0137]

この実施の形態 1 - 1 7 によるテストヘッド装置 1 2 Fでも、BOST組立 2 0 として、実施の形態 1 - 6 から実施の形態 1 - 1 5 に示したすべてのBOST組立 2 1 0 AからBOST組立 2 1 0 Jを用いることができる。図 2 5 に示すテストヘッド装置 1 2 Fの例では、実施の形態 1 - 7 に示したBOST組立 2 1 0 Bが使用されている。

この実施の形態1-17では、BOST組立210Bも、図23の場合と上下を逆にして、組み合わされる。このBOST組立210Bは、DUTボード110の下部の中央部に、DUTボード110から垂下する形態で、DUTボード1

10に取り付けられる。BOST組立210Bでは、回路基板211がDUTボード110のすぐ下に、DUTボード110と平行に配置され、固定接続構体220によってDUTボード110に取り付けられる。回路基板212は回路基板211の下に、回路基板210と平行に配置され、回路基板213、214、215は、回路基板212の下面に、回路基板212から垂下する形態で配置される。これらの回路基板213、214、215は互いに平行に配置され、テストヘッド120Aのスコープ穴130内の空間に延長される。

## [0138]

この実施の形態 1-17によるテストヘッド装置 12 Fでも、BOST装置 20が、テストヘッド 120 Aのスコープ穴 130 を利用して、このスコープ穴 130 に配置されるので、テストヘッド装置 12 Fを小型に構成できる。

### [0139]

さて、続いて実施の形態1のテスト機能の拡張に関するこの発明による半導体 集積回路の試験装置の実施の形態2-1から実施の形態2-8について説明する 。これらの実施の形態2-1から2-8は、基本的に、実施の形態1の機能を持った上に、さらにこれから説明する機能と構成を付加したものである。これらの 実施の形態2-1から2-8も、この発明による半導体集積回路の製造方法に含 まれる試験工程において使用される。

### 実施の形態2-1.

この実施の形態2-1は、テストパターン信号TPSについてそのテストベクタのインストラクション制御を可能にしたこの発明による半導体集積回路の試験装置の実施の形態である。この実施の形態2-1のハードウエア構成を図26に示し、それによるテスト動作を図27から図30のタイミングチャートで示す。

#### [0140]

まずこの実施の形態 2-1 のハードウエア構成について、図 2 6 を参照して説明する。図 2 6 (a) は、この実施の形態 2-1 によるBOST制御部 4 0 の構成を示し、図 2 6 (b) はこの実施の形態 2-1 に対応したPG部 6 0 のメモリ構成を示し、図 2 6 (c) は図 2 6 (a) に示されたパルス生成回路 4 1 7 の詳細を示す。

この実施の形態2-1では、図1に示すBOST装置20のPG部60が図26(b)に示すメモリ構成を有する。このPG部60は、テストベクタアドレス制御コードTBACを記憶する記憶区域614と、テストベクタアドレス制御データTBADを記憶する記憶区域613を有し、このテストベクタアドレス制御コードTBACとテストベクタアドレス制御データTBADに対応して、テスト入力・判定パターン信号JPSが記憶区域612に、またテストパターン信号TPSが記憶区域612に、またテストパターン信号TPSが記憶区域611に記憶される。なお、ここでテストベクタは、テストパターン信号TPSについて連続する所定数のビットを含むグループを意味する。これらの制御コードTBAC、制御データTBAD、テスト入カパターン信号JPS、テストパターン信号TPSは、PG部60にダウンロードされたテストパターンデータTPDに含まれ、テストベクタアドレスN、N+1、N+2、N+3、・・・、N+Mに沿って記憶されている。

## [0141]

この実施の形態2-1において、テストベクタアドレス制御コードTBACは、通常モードNOPのコードNOP、サブルーチンジャンプSJPのコードSJP、サブルーチンリターンRETのコードRET、無条件ジャンプJMPのコードJMP、リピートREPのコードREPの5つのコードを含む。

コードNOPは、通常モードを指定するコードであり、この通常モードNOPでは、図3(a)のメモリアドレス信号MADに示すように、テストベクタアドレスの前回アドレス値に順次+1を加算する。コードSJPはサブルーチンジャンプを指定するコードであり、このコードSJPに対応してテストベクタアドレス制御データTBADに記憶された記述アドレスへのジャンプを指示する。コードRETはサブルーチンリターンを指定するコードであり、このコードRETに対応してテストベクタアドレス制御データTBADに記述された記述アドレスに+1を加算したアドレスへのリターンを指示する。コードJMPは無条件ジャンプを指定するコードであり、このコードJMPに対応してテストベクタアドレス制御データTBADに記述された記述アドレスへのジャンプを指示する。コードREPに対応してテストベクタアドレス制御データTBADに記述された記述回数に+1を応してテストベクタアドレス制御データTBADに記述された記述回数に+1を応してテストベクタアドレス制御データTBADに記述された記述回数に+1を

加算した回数だけ、同一テストベクタアドレスへのリピートを実行する指示を行なう。

テストベクタアドレス制御データTBADは、テストベクタアドレス制御コードTBACのそれぞれに対応して、前記記述アドレス、記述回数を記憶する。

## [0142]

実施の形態 2 - 1 では、図1に示す実施の形態1のBOST制御部40が、図26(a)に示すように、プログラムカウンタ410を有する。このプログラムカウンタ410は、インストラクション制御セレクタ411と、フリップフロップ412と、初期値レジスタ回路413と、加算器414と、サブルーチンリターンアドレスラッチ回路415と、リピート回数ダウンカウンタ416と、パルス生成回路417、418と、AND回路419、420、421を有する。

### [0143]

インストラクション制御セレクタ411は、入力端子A0からA6と、出力端子Fと、制御入力S0-S2を受ける制御端子を有する。このインストラクション制御セレクタ411は、その出力端子Fに接続されたフリップフロップ412の出力端子Qに、PG部60へのテストベクタアドレスTBAを発生させる。このテストベクタアドレスTBAは、図27から図30の各図の図(i)に示される。初期値レジスタ413はBOST制御部40の内部バス40Bに接続された入力Dとクロック入力Cと、インストラクション制御セレクタ411の入力端子A0に接続された出力Qを有し、インストラクション制御セレクタ411の入力端子A0に、初期値レジスタ出力INRを与える。この初期値レジスタ出力INRは、図27-30の図(a)に示される。

### [0144]

加算器414はフリップフロップ412の出力Qに接続された入力端子INと、インストラクション制御セレクタ411の入力端子A1に接続された出力端子OUTを有し、この出力端子OUTには、加算器出力ADO=IN+1を発生する。この加算器出力ADOは、図27から図30の各図の図(b)に示される。インストラクション制御セレクタ411の入力端子A2、A4には、PG部60からテストベクタアドレス制御データTBADからジャンプ先アドレスデータJ

ADが与えられる。このジャンプ先アドレスデータJADは、図28、29の図 (c)に示される。サブルーチンアドレスラッチ回路415は、加算器414の出力端子OUTに接続された入力Dと、クロック入力Cと、インストラクション制御セレクタ411の入力端子A3に接続された出力Qを有し、この出力Qに戻り先アドレス信号RASは図28(d)に示される。インストラクション制御セレクタ411の入力端子A5、A6は接地される。

### [0145]

リピート回数ダウンカウンタ416は、PG部60の記憶区域613に記憶されたテストベクタアドレス制御データTBADに含まれるリピート回数設定値+1のリピートデータRPDを受ける入力Dと、LOAD入力と、クロック入力Cと、出力B0とを有する。リピートデータRPDは図30(c)に示される。リピート回数ダウンカウンタ416のLOAD入力は、パルス生成回路417の端子4に接続され、リピート回数設定トリガ信号RCTを受ける。このリピート回数設定トリガ信号RCTを受ける。このリピート回数設定トリガ信号RCTは、図30(e)に示される。リピート回数ダウンカウンタ416のクロック入力Cには、BOST装置20のTG部70から、テスト周期信号TCYが与えられる。このテスト周期信号TCYは図27から図30の図(h)に示される。リピート回数ダウンカウンタ416の出力B0には、ダウンカウンタボロー信号DCBが発生する。このダウンカウンタボロー信号DCBは図30(k)に示される。このダウンカウンタボロー信号DCBは、リセット時に高レベルH、LOAD時に低レベルLとなる。

#### [0146]

パルス生成回路417は4つの端子1、2、3、4を有する。端子1、2、3は入力端子であり、端子1にはPG部60のテストベクタアドレス制御コードTBACは図27から図30の図(j)に示される。端子2には、リピート回数ダウンカウンタ416の出力B0からダウンカウンタボロー信号DCBが与えられる。端子3には、TG部70からのテスト周期信号TCYが与えられる。パルス生成回路417は、端子1に与えられる制御入力S0-S2と、端子2に与えられるダウンカウン

タボロー信号DCBと、端子3に与えられるテスト周期信号TCYとに基づいて、制御入力SO-S2=5のときに、リピート回数設定トリガ信号RCTを発生し、リピート回数ダウンカウンタ416のLOAD端子に供給する。

## [0147]

パルス生成回路417は、図26(c)に示すように、デコーダ423と、フリップフロップ424と、AND回路425を有する。デコーダ423は端子1への制御入力S0-S2をデコードして、フリップフロップ424のクロック入力Cへ供給する。AND回路425は、端子2へのダウンカウンタボロー信号DCBと、端子3へのテスト周期信号TCYとのAND出力をフリップフロップ424のリセット入力Rへ供給する。フリップフロップ424は、出力Qが端子4に接続されており、端子4へリピート回数設定トリガ信号RCTを供給する。

## [0148]

パルス生成回路418は、制御入力S0-S2を受ける端子1と、TG部70へのTG部信号発生ストップ信号TGSを発生する出力端子2を有し、制御入力S0-S2をデコードして、S0-S2=6のときに、TG部信号発生ストップ信号TGSを発生し、TG部70によるテスト周期信号TCYの発生を停止させる。TG部70には、測定スタート信号MST(図27から図30の図(g)に示す)が供給され、この測定スタート信号MSTに基づいて、テスト周期信号TCYを発生する。

### [0149]

AND回路419は、一方の入力に、制御入力SO-S2を受け、また他方の入力(反転入力)に、初期設定時に高レベルH、初期設定以外の通常時に低レベルとなるモード信号MDSを受ける。このAND回路419は制御入力SO、S1、S2のそれぞれに対応して合計3個が設けられ、それらの出力が、インストラクション制御セレクタ411の制御入力SO-S2となる。AND回路420は、一方の入力に、リピート回数ダウンカウンタ416の出力BOに発生するダウンカウンタボロー信号DCBを受け、他方の入力に、テスト周期信号TCYを受ける。このAND回路420の出力は、OR回路421の一方の入力へ供給される。OR回路421の他方の入力には、図27から図30の図(f)に示され

るテストベクタアドレス初期設定トリガ信号TBAITが供給される。OR回路421の出力には、図30(m)に示すテストベクタアドレス最終ラッチトリガ信号TBAFRが生成され、これはフリップフロップ412のクロック入力Cに供給される。

### [0150]

インストラクション制御セレクタ411の選択動作をまとめて説明する。制御入力S0-S2=0のときには、入力端子A0への入力が選択される。この制御入力S0-S2=0のときには、出力Fは初期値レジスタ出力INR(図27から図30の図(a)に示す)となる。制御入力S0-S2=1のときには、入力端子A1への入力が選択される。このときには、出力Fは加算器出力ADO(図27から図30の図(b)に示す)となり、BOST装置20はコードNOPで指示された通常モードで動作を行ない、アドレス値を+1しながら、通常モードNOPで動作する。制御入力S0-S2=2のときには、入力端子A2が選択され、出力Fはジャンプ先アドレスJADとなる。このときBOST装置20はサブルーチンジャンプ先アドレスJADとなる。このときBOST装置20はサブルーチンジャンプカスロ動作を行ない、テストベクタアドレスにジャンプカアドレスデータJADに対応したテストベクタアドレスにジャンプする動作を行なう。

### [0151]

制御入力SO-S2=3にときには、入力端子A3への入力、すなわち戻り先アドレス信号RASが選択され、出力Fから出力される。このとき、BOST装置20はサブルーチンリターンSRRの動作を行ない、戻り先アドレス信号RASに対応するテストベクタアドレスへリターンする動作を行なう。制御入力SO-S2=4のときには、出力Fは、入力端子A4への入力信号、すなわちジャンプ先アドレスデータJADとなり、BOST装置20は無条件ジャンプNCJ動作を行ない、ジャンプ先アドレスデータJADに対応したテストベクタアドレスTBAにジャンプする。制御入力SO-S2=5のときには、出力Fは入力端子A5、すなわち接地信号となり、BOST装置20は同一ベクタリピート動作SBR動作を行ない、リピート回数ダウンカウンタ416の出力に基づいて、そのカウント値が0となるまで、前のテストベクタアドレスへ戻る動作を繰り返す。

### [0152]

図27は、実施の形態2-1によって、テストベクタアドレスTBAを通常モードで進めるコードNOPでBOST装置20を動作させる場合における各信号、データのタイミングチャートである。図(j)に示すテストベクタアドレス制御コードTBACは、テストベクタアドレスN、N+1、N+2、N+3、N+4、N+5に対応して、次の通り設定されているものとする。

N: NOP (通常モード) 対応コード 0 x 1

N+1:NOP対応コード0x1

N+2:NOP対応コード0x1

N+3:NOP対応コード0x1

N+4:NOP対応コード0x1

N+5:STOP (停止) 対応コード0x6

図27は、通常モードNOPに対応して、図(a)に初期値レジスタ出力 I N R、図(b)に加算器出力ADO、図(f)にテストベクタアドレス初期設定トリガ信号TBAIT、図(g)に測定スタート信号MST、図(h)にテスト周期信号、図(i)にテストベクタアドレスTBA、図(j)にテストベクタアドレス制御コードTBACをそれぞれ示す。

### [0153]

図27の例では、図(b)に示す加算器出力ADOが選択され、図(i)に示すテストベクタアドレスTBAに順次+1を加算する行なう通常モードNOPとなる。図(i)のテストベクタアドレスTBAはテスト周期信号TCYが発生する度に、NからN+1、N+2、N+3、N+4、N+5と進む。テストベクタアドレス制御コードTBACが、0x1である期間、すなわち、テストベクタアドレスTBAがNからN+4までの期間には、通常モードNOPで動作を行ない、テストベクタアドレスTBAがN+5になったときに、停止する。

#### [0154]

図28は、実施の形態2-1によって、テストベクタアドレスTBAを通常モードNOPで進める動作と、サブルーチンジャンプSRJでジャンプさせ、サブルーチンリターンRETで戻り動作を行なう場合におけるタイミングチャートを

示す。テストベクタアドレス制御コードTBACは、テストベクタアドレスTBAC0、N+100、N+101のそれぞれに対応して、次の通り設定されているものとする。

N:NOP対応コード0x1

N+1: [SJP N+100] 対応コード0x2

N+100:NOP対応コード0x1

N+101:RET対応コード0x3

N+2:NOP対応コード0x1

N+3:STOP対応コード0x6

N+1における [SJP N+100] 対応コード0×2は、テストベクタアドレスN+1において、テストベクタアドレスN+100へジャンプさせることを意味し、またN+101におけるRET対応コード0×3は、テストベクタアドレスN+101において、テストベクタアドレスN+3に戻すことを意味する。図28は、この動作に対応して、図(a)に初期値レジスタ出力INRを、図(b)に加算器出力ADOを、図(c)にジャンプ先アドレスJADを、図(d)に戻り先アドレスRASを、図(f)にテストベクタアドレス初期設定トリガ信号TBAITを、図(g)に測定スタート信号MSTを、図(h)にテスト周期信号TCYを、図(i)にテストベクタアドレスTBAを、また図(j)にテストベクタアドレス制御コードTBACをそれぞれ示す。

[0155]

図28の例では、図(i)に示すテストベクタアドレスTBAがN+1となったときに、サブルーチンジャンプSJPが行なわれ、テストベクタアドレスN+100へのジャンプ動作が行なわれる。またテストベクタアドレスTBAがN+101となったときに、テストベクタアドレスN+3へのサブルーチンリターンRETの動作が行なわれる。

この図28に示す動作により、異なるテストベクタアドレスにおいて、互いに同じジャンプ先アドレスの指定が可能であり、テストベクタ数の削減が可能となる。

[0156]

図29は、実施の形態2-1によって、テストベクタアドレスTBAを通常モードNOPで進める動作と、無条件ジャンプJMPでジャンプさせる動作とを行なう場合におけるタイミングチャートを示す。テストベクタアドレス制御コードTBACは、テストベクタアドレスN、N+1、N+2、N+100、N+101、N+102、N+103、N+104に対応して次の通り設定される。

N: NOP (通常モード) 対応コード 0 x 1

N+1:NOP対応コード0x1

N+2: [JMP N+100] 対応コード0x4

N+100:NOP対応コード0x1

N+101:NOP対応コード0x1

N+102:NOP対応コード0x1

N+103:STOP (停止) 対応コード0x6

アドレスN+2における [JMP N+100] 対応コード0x4は、テストベクタアドレスN+2において、テストベクタアドレスN+100へジャンプさせることを意味し、またアドレスN+103におけるSTOP対応コード0x6は、テストベクタアドレスN+103において、停止(STOP)させることを意味する。図29は、この動作に対応して、図(a)に初期値レジスタ出力INR、図(b)に加算器出力ADO、図(c)にジャンプ先アドレスJAD、図(f)にテストベクタアドレス初期設定トリガ信号TBAIT、図(g)に測定スタート信号MST、図(h)にテスト周期信号、図(i)にテストベクタアドレスTBA、図(j)にテストベクタアドレス制御コードTBACをそれぞれ示す

[0157]

図29の例では、図(i)に示すテストベクタアドレスTBAがN+2となったときに、テストベクタアドレスN+100への無条件ジャンプJMPが行なわれる。

この図29の動作により、異なるテストベクタアドレスのおいて、互いに同じ ジャンプ先アドレスの指定が可能であり、テストベクタ数の削減が可能となる。

[0158]

図30は、実施の形態 2-1 によって、テストベクタアドレスTBAを通常モードNOPで進める動作と、リピートREPさせる動作とを行なう場合におけるタイミングチャートを示す。テストベクタアドレス制御コードTBACは、テストベクタアドレスTBAのN、N+1、N+2、N+3に対応して次の通り設定される。

N: NOP (通常モード) 対応コード 0 x 1

N+1: [REP 2] 対応コード0x5

N+2:NOP対応コード0x1

N+3:STOP (停止) 対応コード0x6

アドレスN+1における [REP 2] 対応コードOx5は、テストベクタアドレスN+1において、テストベクタアドレスN+1をリピート回数2、すなわち2回リピートさせることを意味する。図30は、この動作に対応して、図(a)に初期値レジスタ出力INR、図(b)に加算器出力ADO、図(c)にリピート回数設定値+1のリピート信号RPD、図(e)にリピート回数設定トリガ信号RCT、図(k)にダウンカウンタボロー信号DCB、図(m)にテストベクタアドレス最終ラッチトリガ信号TBAFR、図(f)にテストベクタアドレス初期設定トリガ信号TBAIT、図(g)に測定スタート信号MST、図(h)にテスト周期信号、図(i)にテストベクタアドレスTBA、図(j)にテストベクタアドレス制御コードTBACをそれぞれ示す。

#### [0159]

図30の例では、図(i)に示すテストベクタアドレスTBAがN+1となったときに、テストベクタアドレスN+1の2回のリピートREPが行なわれ、結果としてテストベクタアドレスN+1が3回実行される。

この図30のような動作により、同一テストパターンをリピートREPにより繰り返し発生することが可能となり、テストベクタ数の削減が可能となる。

### [0160]

この実施の形態2-1では、実施の形態1と同じ効果が得られ、加えてテストベクタアドレス制御コードTBACと、テストベクタアドレス制御データTBA Dに基づいて、サブルーチンジャンプSJP、サブルーチンリターンRET、無 条件ジャンプJMP、および同一ベクタリピートREPを含む多様な制御を行ない、テストパターンデータTPDのモジュール化を図り、テストベクタ数を削減でき、多様なテストパターンデータを発生して、多様なファンクションテストを実行することができる。

[0161]

実施の形態2-2.

この実施の形態2-2は、半導体メモリなどの、マトリクス配置を持ったディジタル回路の試験を行なうのに好適なこの発明による半導体集積回路の試験装置であり、とくにこの実施の形態2-2はPG部60が、インストラクション制御によってアルゴリズミックなテストパターンを発生する機能を有する。この実施の形態2-2におけるBOST制御部40とPG部60の構成を図31、32、33に示し、この実施の形態2-2の動作タイミングチャートを図34、図36、図38、図40に示す。

[0162]

DUT10とされる半導体メモリは、複数のX方向ラインと、複数のY方向ラインとが互いに直交するようにマトリクス配置され、それらの各交点にそれぞれメモリセルを持っている。複数のX方向ラインはXデコーダによって選択され、複数のY方向ラインはYでデコーダによって選択される。この半導体メモリは、選択されたX方向ラインとY方向ラインの交点のメモリセルに、テストパターンデータに従ったテスト入力パターン信号を入力し、その結果、DUT10から得られるテスト出力パターン信号を判定するようにして試験される。

[0163]

図31(a)は実施の形態2-2におけるPG部60の構成と、BOST制御部40に含まれるレジスタグループA430、B460、C465の構成を示す。図31(b)はレジスタグループA430、B460に含まれる比較レジスタA451、B451と、有効ビットレジスタA452、B452の構成を示す。図32(a)は図31(a)に示すBOST制御部40に含まれるデータスクランブラ471、472の構成を示し、図32(b)はレジスタグループC465の構成を示し、また図32(c)はデータスクランブラ466のメモリアドレス

構成を示す。図33は実施の形態2-2で使用されるプログラムカウンタ410 Aの構成を示す。

## [0164]

実施の形態2-2において、PG部60は図31(a)に示すように、6つの記憶区域611から616を有する。記憶区域616にはアルゴリズミックデータ発生レジスタ用制御コードADRCが、記憶区域615にはアルゴリズミックデータ発生レジスタ用制御データADRDが、記憶区域614にはテストベクタアドレス制御コードTBACが、記憶区域613にはテストベクタアドレス制御データTBADが、記憶区域612にはA/B/Cレジスタ切替データRSDが、また記憶区域611にはテスト入力・判定パターン信号JPSがそれぞれ記憶されている。これらのコード、データ、信号は、TPM部50からダウンロードされたテストパターンデータTPDに含まれ、それぞれPG部60のアドレスN、N+1、・・・、N+Mに沿って記憶されている。

## [0165]

PG部60のアドレスは、プログラムカウンタ410AからのテストベクタアドレスTBA(図34、図36、図38、図40の図(i)に示す)によって進められる。記憶区域616に記憶されたアルゴリズミックデータ発生レジスタ用制御コードADRC(図34、図36、図38、図40の図(n)に示す)は、レジスタグループA430、B450、C460に供給され、記憶区域615に記憶されたアルゴリズミックデータ発生レジスタ用制御データADRD(図34、図36、図38、図40の図(o)に示す)はレジスタグループA、Bに供給される。記憶区域614に記憶されたテストベクタアドレス制御コードTBAC(図34、図36、図38、図40の図(j)に示す)と、記憶区域613に記憶されたテストベクタアドレス制御データTBADは、プログラムカウンタ410Aに供給される。記憶区域612に記憶されたA/B/Cレジスタ切替データRSDはセレクタ473に供給され、記憶区域611に記憶されたテスト入力・判定パターン信号JPSはWF部80に供給される。

#### [0166]

実施の形態2-2におけるBOST制御部40は、0-Nチャンネルの複数チ

ヤンネル構成とされ、この各チャンネルは、DUT10となる半導体メモリの、例えば複数のX方向ラインのそれぞれに対応する。この各チャンネルのそれぞれに、図31(a)に示すレジスタグループA430、B460、C465と、データスクランブラ471、472と、セレクタ473とを有する。またこの多チャンネル構成では、各チャンネル毎に、BOST制御部40、PG部60が設けられ、さらに図4、図5に示す実施の形態1-1で述べたように、TMP部50、TG部70、WF部80、出力判定部85、エラー情報メモリ部90、DUT・BOST I/F部95が追加される。

## [0167]

レジスタグループA430は、制御回路431と、メインレジスタA440と、比較レジスタA451と、有効ビットレジスタA452と、ビット比較部456とを有する。制御回路431は、AND回路432、OR回路433、AND回路434を有する。AND回路432の一方の入力には、アルゴリズミックデータ発生レジスタ用制御コードADRCに含まれる制御コードSA0が供給される。OR回路433の一方の入力には、アルゴリズミックデータ発生レジスタ用制御コードSA1が供給される。AND回路434の一方の入力には、アルゴリズミックデータ発生レジスタ用制御コードADRCに含まれる制御コードSA1が供給される。AND回路434の一方の入力には、アルゴリズミックデータ発生レジスタ用制御コードADRCに含まれる制御コードSA2が供給される。AND回路434の他方の入力には、レジスタグループBのキャリア端子C0から加算器キャリア出力BACが与えられ、AND回路434の出力は、AND回路431の他方の入力(反転入力)と、OR回路433の他方の入力に供給される。AND回路432は制御信号S0を発生し、またOR回路433は制御信号S1を発生する。

## [0168]

メインレジスタA440は、ビット毎論理和回路441、A+B加算回路442、セレクタ443、ビット毎論理積回路444、フリップフロップ445、デコーダ446、OR回路447、AND回路448、インバータ449を有する。ビット毎論理和回路441は入力A、Bの論理和出力をA+B加算回路442の入力Aに供給する。ビット論理和回路441の入力Aはフリップフロップ445の出力Qに接続され、その入力Bには、有効ビットレジスタA452の出力端

子4に出力される有効ビットレジスタA452の出力EBA(図34、図36、図38、図40の図(p)に示す)を反転させるインバータ449の出力が与えられる。A+B加算回路442に入力Bには、アルゴリズミックデータ発生レジスタ制御データADRDが供給され、このA+B加算回路442は、入力A、Bの加算出力Fをセレクタ443の入力Cに供給する。セレクタ443の入力Aには、アルゴリズミックデータ発生レジスタ制御データADRDが供給され、入力BにはレジスタグループB460のメインレジスタB440出力MRBが供給されている。このメインレジスタB440の出力MRBは、図34の図(r2)、図36の図(r)、図38の図(r2)、図40の図(r)に示される。

メインレジスタA440のA+B加算器442は、そのキャリア端子C0にレジスタグループAの加算器キャリア信号AAC(図38の図(t)に示す)を発生する。このレジスタグループAの加算器キャリア信号AACは、レジスタグループB460に供給される。

[0169]

セレクタ443は、制御信号SO-S1に応じて、入力A、B、Cを選択し、 出力Fに出力する。このセレクタ443の出力Fはビット毎論理積回路444の 入力Aに供給される。ビット毎論理積回路444の入力Bには、有効ビットレジ スタA452の出力端子4の出力EBAが与えられ、このビット毎論理積回路4 44の出力はフリップフロップ445の入力Dに与えられる。

デコーダ446は制御信号S0-S1をデコードし、その出力はOR回路447の入力に与えられる。OR回路447の出力はAND回路448の一方の入力に与えられる。このAND回路448の他方の入力には、テスト周期信号TCYが与えられ、AND回路448の出力はフリップフロップ445のクロック入力 Cへ供給される。このフリップフロップ445の出力Qには、メインレジスタAの出力MRAが出力される。このメインレジスタA440の出力MRAは、図34の図(r1)、図36の図(r)、図38の図(r1)、図40の図(r)に示される。

[0170]

セレクタ443の出力下は次の通りとなる。アルゴリズミックデータ発生レジ

スタ制御コードADRCに含まれる制御コードSAO、SA1、SA2が、SAO=O、SA1=O、SA2=Oであるときには、入力Aが選択され、アルゴリズミックデータ発生レジスタ用制御データADRDが即値データとして出力される。制御コードSAO=1、制御コードSA1=O、制御コードSA2=Oのときには、入力Bが選択され、レジスタグループBのメインレジスタBの出力MRBがセレクタ443の出力Fにデータ転送される。制御コードSAO=O、制御コードSA1=1、制御コードSA2=Oのときには、入力Cが選択され、入力Cへの演算データがセレクタ443の出力Fに出力される。制御コードSAO=X、制御コードSA1=X、制御コードSA2=1のときには、入力Cが選択され、入力Cからの演算データ(リンク演算)がセレクタ443の出力Fに出力される。このセレクタ443の出力Fは、ビット毎論理積回路、フリップフロップを経て、メインレジスタAの出力MRAとして出力される。

# [0171]

比較レジスタA451と、有効ビットレジスタA452は、それぞれ図31(b)に示されるように構成される。これらのレジスタ451、452は、デコーダ453、AND回路454、フリップフロップ455を有し、また3つの入力端子1、2、3と1つの出力端子4を有する。デコーダ453の入力は入力端子2に接続され、このデコーダ453の出力はAND回路454の一方の入力に接続される。AND回路454の他方の入力は、入力端子3に接続され、このAND回路454の出力は、フリップフロップ455のクロック入力Cに接続される。フリップフロップ455の入力以入力端子1に接続され、その出力Qは出力端子4に接続される。

### [0172]

比較レジスタA451と有効ビットレジスタA452のそれぞれの端子1には、アルゴリズミックデータ発生レジスタ用制御データADRDが供給され、またそれらの端子2にはそれぞれ制御信号S0-S1が供給される。比較レジスタA451と有効ビットレジスタA452の端子3にはそれぞれテスト周期信号TCYが供給される。比較レジスタA451の端子4には、比較レジスタAの出力CRA(図36、図38、図40の図(q)に示す)が発生する。この比較レジス

タA451の出力CRAはビット比較器456の入力Bに供給され、このビット比較器456の入力AにはメインレジスタA440の出力MRAが供給される。ビット比較器456は、これらの入力A、Bをビット毎に比較し、レジスタグループAの比較一致信号CCA(図36、図38、図40の図(s)に示す)を発生する。この比較一致信号CCAは、入力A=入力Bのときに高レベルHとなる

有効ビットレジスタA452は、出力EBAを発生する。この出力EBAは、図34、図36、図38、図40の図(p)に示される。この出力EBAは、有効ビットで高レベルHとなる出力であり、これはビット論理積回路444の入力Bに供給される。

# [0173]

メインレジスタA440のデコーダ446と、比較レジスタ451のデコーダ453と、有効ビットレジスタ452のデコーダ453は、ともに、制御信号S0-S1をデコードする。これらのデコーダは、制御信号S0-S1の互いに異なる信号によって、高レベル出力を出力するように構成され、結果として、メインレジスタA440と、比較レジスタA451、有効ビットレジスタA452は、制御信号S0-S1が互いに異なる場合に、それらの何れかが選択的に動作する。

# [0174]

レジスタグループB460は、レジスタグループA430と同様に構成される。 レジスタグループAのメインレジスタA440、比較レジスタA451、有効ビットレジスタA452は、レジスタグループB460では、それぞれメインレジスタB、比較レジスタB、有効ビットレジスタBと呼ばれるが、構成はメインレジスタA440、比較レジスタA451、有効ビットレジスタA452と同じである。これらのレジスタ以外の制御回路431、ビット比較器456も同じ構成でレジスタグループB460に含まれる。レジスタグループBのA+B加算器442はキャリア端子C0にキャリア出力BACを発生し、これがレジスタグループA430のAND回路434に供給される。レジスタグループB460の有効ビットレジスタB452は、出力EBBを発生する。この出力EBBは、出力

EBAとともに、図34、図36、図38、図40の図(p)に示される。レジスタグループBの比較レジスタB451は、出力CRBを発生する。この出力CRBは出力CRAとともに、図36、図38、図40の図(q)に示される。レジスタグループB460のビット比較器456は、レジスタグループAのビット比較器456の出力と同様な比較一致信号CCBを発生する。この比較一致信号CCBは図36、図38、図40の図(s)に示される。

## [0175]

レジスタグループA430のメインレジスタA440の出力MRAはデータスクランブラ471に供給され、またレジスタグループB460のメインレジスタBの出力MRBはデータスクランブラ472に供給される。データスクランブラ471、472は図32(a)に取り出して示すが、半導体メモリで構成され、入力INがその半導体メモリのメモリアドレスに供給され、そのメモリアドレスに対応するメモリデータが出力OUTから出力される。データスクランブラ471、472を構成する半導体メモリに予め変換データを書き込んでおくことにより、入力INを変換データに応じて変換した出力OUTを出力する。入力INを周期的に変化させることにより、出力OUTを変換データに基づき、アルゴリズミックに変化させることができる。

## [0176]

レジスタグループC465は、データスクランブラ466と、フリップフロップ467、478と、AND回路469を有する。このレジスタグループC465は図32(b)にも示される。データスクランブラ466は、メインレジスタCを構成し、3つの入力1、2、3と出力4を有する。入力1にはレジスタグループA430からのメインレジスタAの出力MRAが、入力2にはレジスタグループB460からのメインレジスタBの出力MRBが入力される。フリップフロップ467の入力Dには、アルゴリズミックデータ発生レジスタ用制御コードADRCに含まれるスクランブル番号SCNが供給される。AND回路469の一方の入力には、アルゴリズミックデータ発生レジスタ用制御コードADRCに含まれるスクランブル番号設定イネーブルコードSCNEが供給され、その他方の入力には、テスト周期信号TCYが与えられる。このAND回路469の出力は

、フリップフロップ467のクロック入力Cに接続され、このフリップフロップ467の出力Qはデータスクランブラ466の入力3に接続される。

[0177]

データスクランブラ466は、入力1、2、3への入力をアドレスとする半導体メモリで構成される。入力3へのスクランブル番号SCNと、入力2へのメインレジスタBの出力MRBと、入力1へのメインレジスタAの出力MRAが、図32(c)に示すように、データスクランブラ466へのアドレス番号とされる。データスクランブラ466には、変換データが予め書き込まれ、メインレジスタA、Bの出力MRA、MRBの組合せに基づいて、アルゴリズミックに変化するデータ出力が出力される。スクランブル番号SCNは、出力されるデータアルゴリズムのインデックス番号に相当する。このスクランブル番号SCNは、スクランブル番号設定イネーブルコードSCNEが高レベルHのとき、テスト周期信号TCYにより、フリップフロップ467でラッチされる。このスクランブル番号SCNを設定する必要がなくなる。

なお、フリップフロップ468の入力Dには、データスクランブラ466の出力1が接続され、そのクロック入力Cにはテスト周期信号TCYが与えられる。このフリップフロップ468の出力Qから、レジスタグループC465の出力MRC(図40(v)に示す)が出力される。

[0178]

セレクタ473は、入力A、B、Cと、出力Fと制御入力S\*を有する。入力Aには、データスクランブラ471の出力が、入力Bにはデータスクランブラ472の出力が、また入力Cには、レジスタグループC465からのレジスタ出力MRCがそれぞれ入力される。セレクタ473の制御入力S\*には、PG部60の記憶区域615に記憶されたA/B/Cレジスタ切替データRSDが入力され、これに基づいて、セレクタ473は、入力A、B、Cの何れかを選択しながら、出力Fへテストパターン信号TPSを出力する。

[0179]

前にも述べたように、図31(a)のBOST制御部40の回路は、0-Nチ

ャンネルの多チャンネル構成とされ、図31(a)はその1つのチャンネルを示す。このチャンネル0-Nは、DUT10のメモリの多数のX方向ラインのそれぞれに対応する。すなわち、DUT10とされた半導体メモリの各X方向ラインの対応する各チャンネルから、同時に並列に、複数のテストパターン信号TPSが出力される。この各テストパターン信号TPSは、各チャンネルのWF部80で、テスト入力パターン信号TIPに変換され、それぞれのX方向ラインのテスト入力パターン信号TIPがDUT10に並列的に供給される。テスト入力・判定パターン信号TIPがDUT10に並列的に供給される。テスト入力・判定パターン信号JPSも、各チャンネルのPG部60の記憶区域616から、各チャンネルの出力判定部85に供給され、各チャンネル毎にDUT10から出力されたテスト出力パターン信号TOPと比較され、各チャンネル毎に設けられたエラー情報メモリ部90にエラー発生時のテストアドレス信号MADを記憶する

### [0180]

実施の形態 2 - 2のプログラムカウンタ410Aに詳細を図33を参照して説明する。このプログラムカウンタ410Aは、図26(a)のプログラムカウンタ410に、さらに、セレクタ410と類似しているが、このプログラムカウンタ410に、さらに、セレクタ426、制御回路427を加えたものである。その他の構成は、図26に示すプログラムカウンタ410と同じである。

セレクタ426は加算器414とセレクタ411の入力A1との間に設けられている。このセレクタ426は、加算器414のOUT端子に接続された入力Aと、PG部60の記憶区域613からのテストベクタアドレス制御データTBADを受ける入力Bとを有し、これらの入力A、Bを制御端子SへのレジスタグループA、B比較一致信号CCA、CCB(図36、図38、図40の図(s)に示す)に基づいて選択する。

#### [0181]

制御回路427は、OR回路428と、AND回路429a、429b、429cと、デコーダ429dを有する。デコーダ429dは、テストベクタアドレス制御コードTBACに含まれる制御信号S3-S4をデコードし、その端子1から4に出力する。AND回路429aの一方の入力には、デコーダ429dの

端子1が接続され、その他方の入力には、レジスタグループA430のビット比較器A456のビット比較出力CCAが与えられる。AND回路429bの一方の入力には、デコーダ429dの端子2が接続され、その他方の入力には、レジスタグループBのビット比較器B456のビット比較出力CCBが与えられる。AND回路429cは3入力のAND回路であり、その1つの入力にはビット比較出力CCBがそれぞれ与えられ、もう1つの入力にはデコーダ429dの端子3が接続されている。OR回路428には、AND回路429a、429b、429cの出力が供給され、またデコーダ429dの端子0の出力が与えられる。OR回路428の出力(反転出力)は、レジスタグループA、B比較一致信号CCSとなる。セレクタ426は、制御端子Sに与えられるレジスタグループA、B比較一致信号CCSが低レベルLとなったときに、入力Bに与えられるテストベクタアドレス制御データTBADをセレクタ414の入力A1に供給する。

### [0182]

図34は実施の形態2-2について、テストベクタアドレスTBAを通常モードNOPで発生し、メインレジスタA440とメインレジスタB440の出力を、即値入力とレジスタ間転送の組合せで発生する場合の動作タイミングチャートを示す。

### [0183]

この図34は、図(a)に初期値レジスタ413の出力INRを、図(b)に加算器414の加算器出力ADOを、図(c)にジャンプ先アドレスJADを、図(f)にテストベクタアドレス初期設定トリガTBAITを、図(g)に測定スタート信号MSTを、図(h)にテスト周期信号TCYを、図(i)にテストベクタアドレスTBAを、図(j)にテストベクタアドレス制御コードTBACを、図(n)にアルゴリズミックデータ発生レジスタ制御コードADRCを、図(o)にアルゴリズミックデータ発生レジスタ制御データADRDを、図(p)に有効ビットレジスタA452とB452の出力EBAとEBBを、図(r1)にメインレジスタA440の出力MRAを、また図(r2)にメインレジスタB440の出力MRBをそれぞれ示す。

[0184]

この図34では、テストベクタアドレスTBAのアドレス値N、N+1、N+2、N+3に対して、テストベクタアドレス制御コードTBACと、アルゴリズミックデータ発生制御コードADRCは、図35の通り設定される。

図35において、NOPは通常モードを意味し、コードは $0 \times 1$  とされる。またSTOPは停止モードを意味し、コードは $0 \times 6$  とされる。

[0185]

テストベクタアドレスTBAがNのときには、テストベクタアドレス制御コードTBACが通常モードNOPを意味する $0 \times 1$ となり、初期値レジスタ413による初期値の設定とともに、アルゴリズミックデータ発生制御コードADRCが、EA= $0 \times FF$ 、EB= $0 \times FF$ となる。EA= $0 \times FF$ は、有効ビットレジスタA452を、その上下の各4ビットにそれぞれ1111を設定する意味である。テストベクタアドレスTBAがNのときには、アルゴリズミックデータ発生レジスタ制御データADRDは $0 \times FF$ であり、このデータADRDがレジスタグループA430の有効ビットレジスタA452にセットされ、有効ビットレジスタA452は $0 \times FF$ に設定される。同様に、EB= $0 \times FF$ は有効ビットレジスタB452を $0 \times FF$ に設定する意味であり、レジスタグループB460の有効ビットレジスタB452も、 $0 \times FF$ に設定される。この結果、メインレジスタA440、B440のビット $0 \sim 7$ が有効ビットとされる。

[0186]

テストベクタアドレスTBAがN+1のときには、テストベクタアドレス制御コードTBACは、通常モードNOPを指示する0×1であり、またアルゴリズミックデータ発生レジスタ制御コードADRCは、MA=0×00、MB=0×FFとなり、アルゴリズミックデータ発生レジスタ制御データADRDはメインレジスタA440に対して0×00、メインレジスタB460に対して0×FFとなる。この結果、メインレジスタA440の出力MRAは0×00となり、メインレジスタA440の上下の各4ビットがともに0000となる。メインレジスタB440の出力MRBは0×FFとなり、メインレジスタB440の上下の各4ビットがともに1111となる。

[0187]

テストベクタアドレスTBAがN+2のときには、テストベクタアドレス制御コードTBACは、通常モードNOPを意味する $0 \times 1$ であり、またアルゴリズミックデータ発生レジスタ制御コードADRCは、MA=MB( $MB\rightarrow MA$ 転送)、MB=MA( $MA\rightarrow MB$ 転送)となり、メインレジスタA440の出力MRAは $0 \times FF$ 、メインレジスタB440の出力MRBは $0 \times 0$ 0となる。

テストベクタアドレスTBAがN+2のときには、テストベクタアドレス制御コードTBACは、停止STOPを意味する $0 \times 6$ になり、停止する。

[0188]

図36は、テストベクタアドレスTBAを通常モード、レジスタ比較の組合せで発生し、メインレジスタA440、B440の出力をレジスタ即値入力、レジスタ演算の組合せで発生する場合の動作タイミングチャートを示す。この図36の動作では、テストベクタアドレスTBAのアドレス値N、N+1、N+2、N+3、N+4、N+5に対し、テストベクタアドレス制御コードTBACと、アルゴリズミックデータ発生レジスタ制御コードADRCは図37に示すように設定される。図37に示すテストベクタアドレス制御コードTBACの [MAB/CAB N+3] は、メインレジスタA440、B440の出力値が、それぞれ比較レジスタA451、B451の出力値に一致するまで、指定飛び先アドレスN+3へジャンプすることを意味し、一致すれば次のテストベクタアドレスへ進む。

[0189]

この図36では、図(a)に初期値レジスタ413の出力INRを、図(b)に加算器414の加算出力ADOを、図(c)にジャンプ先アドレスJADを、図(f)にテストベクタアドレス初期設定トリガTBAITを、図(g)に測定スタート信号MSTを、図(h)にテスト周期信号TCYを、図(i)にテストベクタアドレスTBAを、図(j)にテストベクタアドレス制御コードTBACを、図(n)にアルゴリズミックデータ発生レジスタ制御コードADRCを、図(o)にアルゴリズミックデータ発生レジスタ制御データADRDを、図(p)に有効ビットレジスタA452、B452の出力EBA、EBBを、図(q)に

比較レジスタA451、B451の出力CRA、CRBを、図(r)にメインレジスタA440、B440の出力MRA、MRBを、また図(s)にレジスタグループA、Bの比較一致信号CCA、CCBを示す。

## [0190]

テストベクタアドレスTBAがNのときには、アルゴリズミックデータ発生レジスタ制御コードADRCは、EA=0×FF、、EB=0×FFとなり、有効ビットレジスタA452、B452に、図34の場合と同様な初期設定が行なわれる。

### [0191]

テストベクタアドレスTBAがN+1のときには、アルゴリズミックデータ発生レジスタ制御コードADRCは、CA=0xFF、CB=0xFFとなる。これは、比較レジスタA451、B451に0xFFを設定することを意味し、アルゴリズミックデータ発生レジスタ制御データADRDの即値が比較レジスタA451、B451に0xFFが入力される。

### [0192]

テストベクタアドレスTBAがN+2になれば、アルゴリズミックデータ発生レジスタ制御コードADRCは、 $MA=0\times00$ 、 $MB=0\times00$ となる。これはメインレジスタA440、B440に $0\times00$ を設定することを意味し、アルゴリズミックデータ発生レジスタ制御データADRDの即値がメインレジスタA440、B440に入力され、メインレジスタA440、B440に $0\times00$ が設定される。

# [0193]

テストベクタアドレスTBAがN+3になれば、アルゴリズミックデータ発生レジスタ制御コードADRCは、MA=MA+1、MB=MB+1となる。これは前の周期のメインレジスタA440、B440の出力値に1を加算して、その結果をメインレジスタA440、B440に設定することを意味し、メインレジスタA440、B440の出力MRA、MRBは0×01となる。

# [0194]

テストベクタアドレスTBAがN+4になれば、MAB/CAB N+3の動作となり、メインレジスタA440、B440の出力値が、比較レジスタA45 1、B451の出力値に一致するまで、テストベクタアドレスTBAが指定飛び先アドレスN+3へジャンプすることを意味し、テストベクタアドレスTBAは再びN+3にジャンプする。また、アルゴリズミックデータ発生レジスタ制御コードADRCは、MA=MA+1、MB=MB+1となる。これは前の周期のメインレジスタA440、B440の出力値に1を加算して、その結果をメインレジスタA440、B440に設定することを意味し、メインレジスタA440、B440の出力MRA、MRBは0 × 0 2 となる。

## [0195]

この動作は、メインレジスタA440、B440の出力MRA、MRBが、比較レジスタA451、B451の出力0xFFになるまで繰り返される。メインレジスタA440、B440の出力MRA、MRBが比較レジスタA451、B451の出力と一致すれば、ビット比較器456から比較一致信号CCA、CCBが発生し、メインレジスタA440、B440に出力0xFFに1が加算される。メインレジスタA440、B440の出力0xFFに1を加算すれば、メインレジスタA440、B440の出力0xFFに1を加算すれば、メインレジスタA440、B440の出力MRA、MRBは0x100となるが、有効ビットレジスタA452、B452の出力EBA、EBBが0xFFに設定されているので、メインレジスタA440、B440の出力MRA、MRBは0x00に返ることになる。

このようにして図36に示すように、メインレジスタA440、B440の出力MRA、MRBはレジスタ即値入力と、レジスタ演算の組合せに基づいて発生され、0×00から0×FFに至る変化を行なう。

## [0196]

図38は、テストベクタアドレスTBAを通常モードとレジスタ比較の組合せで発生し、メインレジスタA440、B440の出力MRA、MRBをレジスタ即値入力と、レジスタリンク演算の組合せで発生する場合の動作タイミングチャートを示す。この図38の動作では、テストベクタアドレスTBAのアドレス値N、N+1、N+2、N+3、N+4に対し、テストベクタアドレス制御コード

TBACと、アルゴリズミックデータ発生レジスタ制御コードADRCは図39に示すように設定される。図39において、テストベクタアドレスTBAのアドレス値N+3に対するテストベクタアドレス制御コードTBACのコード [MAB/CABN+3]は、メインレジスタA440、B440の出力値が、それぞれ比較レジスタA451、B451の出力値に一致するまで、指定飛び先アドレスN+3へジャンプすることを意味し、一致すれば次のテストベクタアドレスへ進む。この図38では、テストベクタアドレスTBAがN+3になったときに、MAB/CABN+3の動作が起こり、テストベクタアドレスTBAはN+3を繰り返す。

## [0197]

この図38では、図(a)に初期値レジスタ413の出力INRを、図(b)に加算器414の加算出力ADOを、図(c)にジャンプ先アドレスJADを、図(f)にテストベクタアドレス初期設定トリガTBAITを、図(g)に測定スタート信号MSTを、図(h)にテスト周期信号TCYを、図(i)にテストベクタアドレスTBAを、図(j)にテストベクタアドレス制御コードTBACを、図(n)にアルゴリズミックデータ発生レジスタ制御コードADRCを、図(o)にアルゴリズミックデータ発生レジスタ制御データADRDを、図(p)に有効ビットレジスタA452、B452の出力EBA、EBBを、図(g)に比較レジスタA451、B451の出力CRA、CRBを、図(r1)にメインレジスタA440の出力MRAを、図(r2)にメインレジスタB440の出力MRBを、図(t)にレジスタグループAのA+B加算器422のキャリア出力AACを、また図(s)にレジスタグループA、B比較一致信号CCA、CCBを示す。

# [0.198]

テストベクタアドレスTBAがN、N+1、N+2のときの動作は図35に示す動作と同じである。テストベクタアドレスTBAがN+3になったとき、MAB/CAB N+3の動作とともに、アルゴリズミックデータ発生レジスタ制御コードADRCは、MA=MA+1、LMB+1を指示する。MA=MA+1は前の周期のメインレジスタA440の出力値に1を加算することを意味し、メイ

ンレジスタA440はテストベクタアドレスTBAがN+3になる度に、その出力に1が加算される。LBM+1は、メインレジスタA440のA+B加算器442にキャリア出力AACが発生した場合に、メインレジスタB440に1を加算することを意味する。したがって、テストベクタアドレスTBAがN+3を繰り返すときに、メインレジスタB440は前の周期の出力を繰り返すリンク演算を行い、メインレジスタB440の出力が0xFFとなってキャリア出力AACが発生する毎に、メインレジスタB440の出力には1が加算される。

### [0199]

この動作は、メインレジスタA440の出力MRAが0xFFとなり、またメインレジスタB440の出力MRBも0xFFとなるまで続く。メインレジスタA440、B440の出力MRA、MRBがともに0xFFとなれば、レジスタグループA、Bのビット比較器456からの出力CCA、CCBにより、メインレジスタA440、B440の出力MRA、MRBはともに0x00に返る。

## [0200]

図40は、テストベクタアドレスTBAを通常モードとレジスタ比較の組合せで発生し、メインレジスタA440、B440の出力MRA、MRBをレジスタ即値入力と、レジスタ演算の組合せで発生する場合の動作タイミングチャートを示す。この図40の動作では、テストベクタアドレスTBAのアドレス値N、N+1、N+2、N+3、N+4、N+5に対し、テストベクタアドレス制御コードTBACと、アルゴリズミックデータ発生レジスタ制御コードADRCは図41に示すように設定される。図41において、テストベクタアドレスTBAのアドレス値N+4に対するテストベクタアドレス制御コードTBACのコード [M AB/CAB N+3] は、メインレジスタA440、B440の出力値が、それぞれ比較レジスタA451、B451の出力値に一致するまで、指定飛び先アドレスN+3へジャンプすることを意味し、一致すれば次のテストベクタアドレスへ進む。この図40では、テストベクタアドレスTBAがN+4になったときに、「MAB/CAB N+3」の動作が起こり、テストベクタアドレスTBAがN+3に戻る動作を繰り返す。

[0201]

この図40では、図(a)に初期値レジスタ413の出力INRを、図(b)に加算器414の加算出力ADOを、図(c)にジャンプ先アドレスJADを、図(f)にテストベクタアドレス初期設定トリガTBAITを、図(g)に測定スタート信号MSTを、図(h)にテスト周期信号TCYを、図(i)にテストベクタアドレスTBAを、図(j)にテストベクタアドレス制御コードTBACを、図(n)にアルゴリズミックデータ発生レジスタ制御コードADRCを、図(o)にアルゴリズミックデータ発生レジスタ制御データADRDを、図(p)に有効ビットレジスタA452、B452の出力EBA、EBBを、図(q)に比較レジスタA451、B451の出力CRA、CRBを、図(r)にメインレジスタA440、B440の出力MRA、MRBを、図(v)にメインレジスタA440、B440の出力MRA、MRBを、図(v)にメインレジスタC466の出力MRCを、また図(s)にレジスタグループA、B比較一致信号CCA、CCBを示す。

## [0202]

テストベクタアドレスTBAがNであるときには、アルゴリズミックデータ発 生レジスタ制御コードADRCがEA=0xFF、EB=0xFF、MC=0x 00とされる。すなわち、有効ビットレジスタA452、B452に0xFFが 設定され、メインレジスタC465が0x00に設定される。メインレジスタC 465では、スクランブル番号SCNが $0 \times 0$ 0に設定され、メインレジスタC 465はスクランブル番号0×00のデータアルゴリズムで出力MRCを発生す る。テストベクタアドレスTBAがN+1になれば、アルゴリズミックデータ発 生レジスタ制御コードADRCがCA=0xFF、CB=0xFFとなり、比較 レジスタA451、B451にともに、0xFFが設定される。テストベクタア ドレスTBAがN+2になれば、アルゴリズミックデータ発生レジスタ制御コー ドADRCが $MA = 0 \times 0 0$ 、 $MB = 0 \times 0 0$ となり、メインレジスタA440 、B440に0x00が設定される。テストベクタアドレスTBAがN+3にな れば、アルゴリズミックデータ発生レジスタ制御コードADRCがMA=MA+ 1、MB=MB+1となり、前の周期のメインレジスタA440、B440の出 力値にそれぞれ1が加算され、メインレジスタA440、B440の出力MRA 、MRBはともに0x01となる。

[0203]

テストベクタアドレスTBAがN+4になると、テストベクタアドレス制御コードTBACが0018となり、MAB/CAB N+3の動作によりテストベクタアドレスTBAをN+3に戻す指示がなされ、併せてアルゴリズミックデータ発生レジスタ制御コードADRCはMA=MA+1、MB=MB+1となり、再びメインレジスタA440、B440の出力に1が加算される。テストベクタアドレスTBAがN+3に戻れば、アルゴリズミックデータ発生レジスタ制御コードADRCがMA=MA+1、MB=MB+1となり、前の周期のメインレジスタA440、B440の出力値にそれぞれ1が加算され、メインレジスタA440、B440の出力MRA、MRBはともに0×FFまで順次増加する。メインレジスタA440、B440の出力MRA、MRBが0×FFになれば、ビット比較器456の出力CCA、CCBにより、メインレジスタA440、B440の出力MRA、MRBは0×00に返る。

[0204]

この図4 0 に示す動作では、異なるテストパターン信号で、飛び先のパターンの共用化が可能で、テストベクタ数を削減できる。

[0205]

この実施の形態2-2では、実施の形態1と同じ効果が得られ、加えてアルゴリズミックデータ発生用レジスタ制御コードADRCとアルゴリズミックデータ発生用レジスタ制御データRDRDに基づいて、アルゴリズミックなテストパターン信号TPSを発生することができ、テストベクタ数を削減でき、多様なテストパターンデータを発生して、多様なファンクションテストを実行することができる。また、多チャンネル構成で、各チャンネル0~Nにおいて、並列的にテストパターン信号TPSを発生し、複数の、例えばX方向ラインにそれぞれに対応するテストパターン信号TPSを並列的に供給でき、例えばDUT10に含まれるディジタル回路、とくにメモリ回路に対する試験を効果的に実行できる。

[0206]

実施の形態2-3

この実施の形態2-3は、パラレルに発生するテストパターン信号TPSを、

シリアルテストパターン信号に変換するパラレルシリアル変換器475を有するこの発明による半導体集積回路の試験装置の実施の形態である。図42はこの実施の形態2-3によるBOST制御部40の構成を示し、図43はこれに使用されるパラレルシリアル変換器の詳細な構成を示し、図44はその動作タイミングチャートである。

### [0207]

この実施の形態2-3では、パラレルシリアル変換器475とテストパターン発生器620を有する。パラレルシリアル変換器475はBOST制御部40に含まれており、テストパターン発生器620はPG部60に含まれる。パラレルシリアル変換器475は、入力側に複数の入力端子IN1からINNを有し、また出力側にも複数の出力端子OUT1からOUTNを有する。テストパターン発生器620は、多チャンネル構成とされ、複数のチャンネルCH(1)からCH(N)のそれぞれで、同時にパラレルに、テストパターンデータTPDを発生する。これらのパラレルなテストパターンデータをとくに符号P-TPDで示す。テストパラレルシリアル変換器475は、これらのチャンネルCH(1)からCH(N)からのパラレルテストパターンデータP-TPDをシリアルテストパターンデータS-TPDに変換して、各出力端子OUT1からOUTNに出力する機能を持つ。ただし、パラレルシリアル変換器475は、パラレルテストパターンデータP-TPDをそのまま出力することも可能である。

#### [0208]

パラレルシリアル変換器475は、図43に示すように、多チャンネル構成とされ、複数のチャンネルCH1からCHNを有する。これらのチャンネルCH1からCHNのそれぞれに入力端子IN1からINNが形成され、また出力端子OUT1からOUTNが形成される。パラレルシリアル変換器475のチャンネルCH1からCHN-1には、それぞれセレクタ476と、フリップフロップ477が接続される。パラレルシリアル変換器475のチャンネルCHNには、フリップフロップ477だけが接続される。セレクタ476は、入力A、Bと、制御端子Sと、出力Fを有する。チャンネルCH1からCHN-1に設けられた各セレクタ476の入力Aは、それぞれ入力端子IN1からINN-1に接続される

。各セレクタ476の入力Bは、それぞれ次のチャンネルCH2からCHNに設けられたフリップフロップ477の出力Qに接続される。

[0209]

チャンネルCH1からCHNのそれぞれのフリップフロップ477の出力Fは、それぞれ出力端子OUT1からOUTNに接続される。これらのフリップフロップ477のクロック入力には、テスト周期信号TCYが与えられる。

パラレルシリアル変換器475は、さらにSRフリップフロップ478を有する。これはセット入力Sとリセット入力Rを有し、その出力〇は各セレクタ476の制御端子Sに接続されている。このSRフリップフロップ478は、セット入力Sが変換ON信号CONによって高レベルHになれば、その出力〇が高レベルHとなり、各セレクタ476の入力Bを出力Fに接続する。SRフリップフロップ478のリセット入力Rが変換OFF信号COFによって高レベルHとなれば、その出力〇は低レベルLとなり、各セレクタ476は入力Aを出力Fに与えるように、切り換る。

[0210]

図44 (e)には、変換ON信号CONが、図44 (f)には変換OFF信号COFが示される。SRフリップフロップ478が、変換OFF信号COFを受けて、各セレクタ476の入力Aが出力Fに接続された状態では、パラレルシリアル変換器475の出力端子OUT1からOUTNのそれぞれには、図44(a)(b)(c)(d)に示すパラレルタイプのテストパターンデータPーTDPが出力される。このパラレルタイプのテストパターンデータPーTDPは、第1のテスト周期TA(TA=N×TCY)では、入力端子IN1からINNに供給されたテストパターンデータDA(1)、・・・、DA(N-2)、DA(N-1)、DA(N)がそのままパラレルに出力される。またテスト周期TAに続く第2のテスト周期TB(TB=N×TCY)では、テストパターンデータDB(1)、・・・、DB(N-2)、DB(N-1)、DB(N)がそのままパラレルに出力される。

[0211]

変換〇N信号СОNが高レベルHになり、各セレクタ476の入力Bが出力F

に接続されると、図44(g)に示すシリアルタイプのテストパターンデータS -TPDが現れる。このシリアルタイプのテストパターンデータS-TPDでは 、図44(h)に示すテスト周期信号TCYに同期して、出力端子OUT1から OUTNの出力が、図44(g)に示すように、順次切り替えられる。図44( g)は、出力端子OUT1に現れるシリアルタイプのテストパターンデータTP DSを例示しており、これは、テスト周期信号TCYに同期して、第1のテスト 周期TAでは、順次テストデータDA(1)、DA(2)、・・・、DA(N-1)、DA(N)がシリアルに出力される。同様に、第2のテスト周期TBでは 、テストデータDB(1)、DB(2)、・・・、DB(N-1)、DB(N) が順次出力される。

## [0212]

この実施の形態2-3によれば、実施の形態1と同じ効果があり、加えて、BOST制御部40がパラレルシリアル変換器475を持っているので、テストパターンデータをパラレルからシリアルに変換して出力することができ、シリアルなパターンデータを発生するためのテストパターンデータをTPM部50に取り込む必要がなく、PG部60もそのための記憶容量が削減できるとともに、シリアルタイプのテストパターンデータに基づくファンクションテストも可能であり、対応可能なファンクションテストの種類を、特別なテストパターンデータを取り込むことなく、実行できる。

#### [0213]

#### 実施の形態2-4.

実施の形態 2 - 4 は実施の形態 2 - 1、実施の形態 2 - 2、実施の形態 2 - 3 を組み合わせたこの発明による半導体集積回路の試験装置の実施の形態である。 図45はこの実施の形態 2 - 4 の構成を示す。この実施の形態 2 - 4 は、PG部60と、プログラムカウンタ410、または410Aと、レジスタグループ430、460、465と、データスクランブラ471、472と、セレクタ480と、パラレルシリアル変換器 475を有する。PG部60は実施の形態 2 - 2 のように構成され、プログラムカウンタ410、410Aは実施の形態 2 - 1、2 - 2 のように構成される。レジスタグループ430、460、465と、データ

スクランブラ471、472は、実施の形態2-2のように構成される。パラレルシリアル変換器475は実施の形態2-3のように構成される。

[0214]

セレクタ480は、Nチャンネルの多チャンネルで構成され、それぞれのチャンネルに配置される。このセレクタ480は、PG部60に接続された入力Aと、データスクランブラ471、472に接続された入力Bを、PG部60からの制御信号Sによって切り替える。パラレルシリアル変換器475は、セレクタ480からのパラレルタイプのテストパターンデータP-TPDを、必要に応じて、シリアルタイプのテストパターンデータS-TPDに変換する。

[0215]

この実施の形態 2 - 4 では、実施の形態 1 と同じ効果が得られ、加えて多種の テストパターンデータを発生することが可能となり、ディジタル回路に対する多 種のファンクション試験に容易に対応できる。

[0216]

実施の形態2-5.

この実施の形態2-5は図45に示す各回路をプロセッサPRSによってまとめて構成したものである。図46は、この実施の形態2-6の構成を示す。プロセッサPRSは、図45に示すPG部60、TG部70、プログラムカウンタ410、410A、レジスタグループ430、460、465、データスクランブラ471、472、セレクタ480、パラレルシリアル変換器475をまとめた機能を有する。このプロセッサPRSは、CPU、DSPなどで構成される。

この実施の形態2-5では、実施の形態2-4と同じ効果を得ながら、しかも BOST装置20がより簡略化される。

[0217]

実施の形態2-6.

この実施の形態2-6は、TG部70の機能を拡張し、タイミング条件可変できるように改良したこの発明による半導体集積回路の試験装置の実施の形態である。図47はこの実施の形態2-6による試験装置の全体の構成を示し、図48はそのBOST制御部40とTG部70とWF部80と出力判定部85とDUT

・BOST I/F部95の詳細な構成を示す。図49はこの実施の形態2-6の動作タイミングチャートである。

## [0218]

この実施の形態2-6の全体の構成を図47について説明するが、この全体の構成は図1に示す実施の形態1の全体の構成と類似している。この全体構成において、実施の形態2-6はTG部70がBOST制御部40に対して、テスト周期信号TCY、ストローブ信号STBに加え、セットクロック信号SCLKとリセットクロック信号RCLKも供給する。セットクロック信号SCLK、リセットクロック信号RCLKは、実施の形態1のクロック信号CLKに代わって、作られる。その他の構成は、図1と同じであり、同じ部分を同じ符号で示し、説明を省略する。

#### [0219]

図48の詳細回路も、図2の詳細回路と類似している。この詳細回路において、TG部70はテスト周期信号発生回路700Aと、セットクロック信号発生回路710Bと、ストローブ信号発生回路710Aと、リセットクロック信号発生回路710Bと、ストローブ信号発生回路715Aを含んでおり、これらの信号発生回路700A、710A、710B、715Aの構成が図2の詳細回路と相違している。加えて、BOST制御部40がメモリアドレスカウンタ401、402に加え、スタートトリガ発生回路403を有する。その他の構成は、図2の詳細回路と同じであり、同じ部分を同じ符号で示し、説明を省略する。

#### [0220]

図48に示すテスト周期信号発生回路700Aは、タイミングデータメモリ720、一対のフリップフロップ721と722、一対の遅延回路723と724、一対のOR回路725と726、およびOR回路727を有する。タイミングデータメモリ720は、PG部60からタイミンググループ信号TGSを受ける。このタイミンググループ信号TGSは、TPM部50からPG部60にダウンロードされたテストパターンデータTPDから作られる。このタイミンググループ信号TGSは、テスト周期信号TCYにタイミング可変機能を付与する。タイミングデータメモリ720は、図49(b)に示すタイミングデータ信号TDS

を発生する。このタイミングデータ信号TDSは、メモリアドレスカウンタ402がPG部60に供給するメモリアドレス信号(図49の図(a)に示す)に基づいて、タイミングデータメモリ720から読み出される。

## [0221]

フリップフロップ721、722はそれぞれタイミングデータ信号TDSを受ける入力Dと、遅延回路723、724に接続された出力Qと、クロック入力Cを有する。遅延回路723、724はin端子、〇ut端子と制御入力Sを有し、フリップフロップ721、722の出力Qはそれぞれ遅延回路723、724の制御入力Sに接続される。遅延回路723、724の〇ut端子は〇R回路727の各入力に接続され、このOR回路727の出力がテスト周期信号TCYとなる。OR回路725は単に1つの入力を持ったOR回路であり、この入力は遅延回路724の〇ut端子に接続され、OR回路725の出力は遅延回路723のin端子に接続される。OR回路726は2つの入力を持ち、その1つの入力には、スタートトリガ発生回路403からのスタートトリガ信号STSを受け、そのもう1つの入力は遅延回路723の〇ut端子に接続されている。

#### [0222]

テスト周期信号発生回路 7 0 0 Aは、スタートトリガ信号 S T S を受けて動作し、遅延回路 7 2 3、7 2 4による遅延時間の後に、テスト周期信号 T C Y を発生する。この遅延時間は、タイミングデータメモリ 7 2 0 からのタイミングデータ信号 T D S によって可変とされる。テスト周期信号 T C Y はメモリアドレスカウンタ 4 0 1 に供給されるほか、セットクロック信号発生回路 7 1 0 A、リセットクロック信号発生回路 7 1 5 A にも供給される。

## [0223]

セットクロック信号発生回路710A、リセットクロック信号発生回路710 Bおよびストローブ信号発生回路715Aは、テスト周期信号発生回路700A と同じに構成され、それぞれタイミングデータメモリ720、一対のフリップフロップ721、722、一対の遅延回路723、724、およびOR回路725、726、727を有する。 セットクロック発生回路710Aは、テスト周期信号TCYを受けて動作し、遅延回路723、724による遅延時間後に、セットクロック信号SCLKを発生する。このセットクロック信号SCLKは図49(d)に示されており、テスト周期信号TCYからの遅延時間tsc0、tsc1、・・・、tsc6を持っている。これらの遅延時間は、テスト周期信号TCYの各サイクルにおいて可変であり、これらの各サイクルの遅延時間tsc0、tsc1、・・・、tsc6は、セットクロック信号発生回路710Aに内蔵されたタイミングデータメモリ720で調整される。このタイミングデータメモリ720では、タイミンググループ信号TGSが与えられる。

## [0224]

リセットクロック信号発生回路710Bは、テスト周期信号TCYを受けて動作し、遅延回路723、724による遅延時間後に、リセットクロック信号RCLKは図49(e)に示されており、テスト周期信号TCYからの遅延時間trc0、trc1、・・・、trc6を持っている。これらの遅延時間は、テスト周期信号TCYの各サイクルにおいて可変であり、これらの各サイクルの遅延時間trc0、trc1、・・・、trc6は、リセットクロック信号発生回路710Bに内蔵されたタイミングデータメモリ720で調整される。このタイミングデータメモリ720には、タイミンググループ信号TGSが与えられる。

同様に、ストローブ信号発生回路715Aは、テスト周期信号TCYを受けて動作し、遅延回路723、724による遅延時間後に、ストローブ信号STBを発生する。このストローブ信号STBは図49(f)に示されており、テスト周期信号TCYからの遅延時間tst0、tst1、・・・、tst6を持っている。これらの遅延時間は、テスト周期信号TCYの各サイクルにおいて可変であり、これらの各サイクルの遅延時間tst0、tst1、・・・、tst6は、ストローブ信号発生回路715Aに内蔵されたタイミングデータメモリ720で調整される。このタイミングデータメモリ720には、タイミンググループ信号TGSが与えられる。

[0225]

図49に示す実施の形態2-6の動作タイミングチャートにおいて、図(i)に示すテスト出力パターン信号TOPは、図49(h)に示すテストパターン信号TPSが1のときにはセットクロック信号SCLKで高レベルHとなり、リセットクロック信号RCLKで低レベルLとなる。またこのテスト出力パターン信号TOPは、テストパターン信号TPSが0のときにはセットクロック信号SCLKでも低レベルLを維持する。このテスト出力パターン信号TOPのタイミングは、セットクロック信号SCLKおよびリセットクロック信号RCLKのタイミングを可変とすることによって可変にできる。テスト入力パターン信号TIPについても同様である。また、図49(g)に示すテスト入力・判定パターン信号JPSが判定状態であるときに、ストローブ信号STBにより出力判定回路85による判定が実施されるが、このストローブ信号STBのタイミングも可変である。

[0226]

このように、実施の形態2-6では、テスト入力パターン信号TIPおよびテスト出力パターン信号TOPのタイミングを可変とし、また出力判定のためのストローブ信号STBのタイミングも可変することができ、ディジタル回路に対する多種のファンクション試験に対応して、より実効的な試験が可能となる。

[0227]

実施の形態2-7.

この実施の形態2-7は、出力判定部85におけるテストパターン信号TPSと、DUT・BOST I/F部95におけるテスト入力パターン信号TIPの電圧レベルを可変としたこの発明のよる半導体集積回路の試験装置の実施の形態である。図50はこの実施の形態2-7における出力判定部85とDUT・BOST I/F部95の詳細を示す。

[0228]

まず、DUT・BOST I/F部95は、ドライバ965と、高レベル側電 圧発生器966と、低レベル側電圧発生器967と、入出力切替スイッチ968 と、判定用高レベル側コンパレータ969と、判定用低レベル側コンパレータ9 70と、判定用高レベル側電圧発生器971と、判定用低レベル側電圧発生器9 72とを有する。高レベル側電圧発生器966、低レベル側電圧発生器967、 判定用高レベル側電圧発生器971、および判定用低レベル側電圧発生器972 は、それぞれディジタルアナログコンバータ(DAC)によって構成される。

[0229]

ドライバ965は、IN端子とOUT端子とVI端子を有する。このドライバ965のIN端子には、WF部80からのテスト入力パターン信号TIPが供給され、そのVH端子には高レベル側電圧発生器966から高レベル電圧VHが供給され、またそのVI端子には低レベル側電圧発生器967から低レベル電圧VLが供給される。ドライバ965のOUT端子は入出力切替スイッチ968に接続される。高レベル側電圧発生器966は、高レベル電圧VHを可変して供給し、低レベル側電圧発生器967は低レベル電圧VLを可変して供給できる。したがって、ドライバ966のOUT端子では、テスト入力パターン信号TIPの高レベル電圧VHと、低レベル電圧VLを変化することができ、このテスト入力パターン信号TIPが入出力切替スイッチ968を経てDUT10に供給される。入出力切替スイッチ968は、DUT10へテスト入力パターン信号TIPを供給するときにオンとなり、出力判定部80がテストパターン信号TPSによりテスト出力パターン信号TOPを判定するときにオフとなる。

### [0230]

判定用高レベル側コンパレータ969は、+入力と、-入力と、OUT端子を有し、+入力と-入力を反転比較する。このコンパレータ969の+入力には、判定用高レベル側電圧発生器971から判定用高レベル電圧VOHが供給され、またその-入力は入出力切替スイッチ968の出力側に接続され、テスト出力パターン信号TOPまたは入出力切替スイッチ968から出力されるテスト入力パターン信号TIPがVINとして供給される。判定用低レベル側コンパレータ970も、+入力と-入力とOUT端子を有し、+入力と-入力を非反転比較する。このコンパレータ970の+入力には、テスト出力パターン信号TOPまたは入出力切替スイッチ968から出力されるテスト入力パターン信号TIPがVINとして供給され、またその-入力には、判定用低レベル側電圧発生器972から判定用低レベル電圧VOLが供給される。

判定用高レベル側コンパレータ969は、VINがVOHよりも高いか、低いか検出するもので、VIN>VOHであれば正常と判断して、その出力は低レベルしとなり、VIN<VOHであればエラーと判断して、その出力は高レベルHとなる。また判定用低レベル側コンパレータ970は、VINがVOLよりも低いか、高いかを検出するもので、VIN<VOLであれば正常と判断して、その出力は低レベルしとなり、VIN>VOLであればエラーと判断して、その出力は高レベルHとなる。

## [0231]

出力判定部 8 5 は、 3 つの A N D 回路 8 6 0 、 8 6 1 、 8 6 2 と、 N A N D 回 路863と、フリップフロップ864と、デコーダ回路865を有する。NAN D回路863はコンパレータ969、970の出力を2つの入力端子に受ける。 AND回路860、861はそれぞれ3つの入力端子を有する。AND回路86 2は2つの入力端子を有する。AND回路860の1つの入力は判定用低レベル 側コンパレータ970のOUT端子に接続され、もう1つの入力には判定パター ン信号TPSが与えられる。AND回路861の1つの入力は判定用高レベル側 コンパレータ969のOUT端子に接続され、もう1つの入力にはテストパター ン信号TPSが与えられる。NAND回路863の2つの入力は、それぞれ判定 用高レベル側コンパレータ969のOUT端子と、判定用低レベル側コンパレー タ970のOUT端子に接続され、このNAND回路863の出力はAND回路 862の1つの入力に接続される。フリップフロップ864はAND回路860 、861、862の各出力端子に接続される3つの入力D1、D2、D3と、そ れらに対応する3つの出力Q1、Q2、Q3を有する。出力Q1は高レベル側エ ラーデータ信号HESを出力し、出力Q2は低レベル側エラーデータ信号LES を出力し、出力Q3は髙低レベル間エラーデータ信号HLESを出力する。

### [0232]

デコーダ回路865は、出力A0、A1、B0を有し、またPG部60から入出力切替制御信号S0-S2を受ける。出力A0はAND回路860のもう1つの入力に接続され、出力A1はAND回路861のもう1つの入力に接続される。これらの出力また出力B0はAND回路862のもう1つの入力に接続される。これらの出力

A0、A1によって、AND回路860、861、862の動作状態が制御され、また出力B0によって入出力切替スイッチ968の切替が行なわれる。デコーダ回路865の出力A0、A1、B0は、制御信号S0-S2に応じて次のようになる。

[0233]

まずSO=0、S1=0、S2=0であれば、出力AO=L、出力A1=L、BO=Hとなる。すなわち、出力AO、A1はともに低レベルLとなり、AND回路BE0、BE1、BE2による判定は停止される。出力BE1 は高レベルHとなり、入出力切替スイッチBE1 をオンにし、テスト入力パターン信号BE1 PがBE1 DUT10に供給される。

S0=1、S1=0、S2=0のときには、出力A0=H、A1=L、B0=Lとなる。すなわち、出力A0が高レベルHとなることにより、AND回路860、861による判定が実行され、コンパレータ969、970の出力とテストパターン信号TPSが高レベルHのときに、コンパレータ969、970の出力の判定が行なわれ、コンパレータ969の出力が高レベルHであれば、高レベル側エラーデータ信号HESが高レベルHとなり、またコンパレータ970の出力は高レベルHであれば、低レベル側エラーデータ信号LESが高レベルHとなる。出力A1が低レベルLであるので、AND回路862による判定は停止している。出力B0が低レベルLであるので、入出力切替スイッチ968はオフとなり、DUT10からのテスト出力パターン信号TOPがコンパレータ969、970に取り込まれる。

[0234]

S0=0、S1=1、S2=0のときには、出力A0=L、A1=H、B0=Lとなる。このときには、AND回路860、861による判定は停止され、AND回路862による判定が実行される。このAND回路862による判定はテストパターン信号TPSとテスト出力パターン信号TOPの高レベル側と低レベル側の間の判定であり、もしエラーがあれば、高低レベル間エラーデータ信号HLESは高レベルとなる。出力B0が低レベルLであり、入出力切替スイッチ968はオフとなり、DUT10からのテスト出力パターン信号TOPがコンパレ

ータ969、970に取り込まれる。

[0235]

SO=1、S1=1、S2=0のときには、出力AO=H、A1=L、BO=Hとなる。このときには、AND回路860、861による判定は実行されるが、入出力切替スイッチ968がオンとされるので、テスト入力パターン信号TIPがコンパレー9969、970に取り込まれ、結果としてドライバ965が自己判定される。

SO=1、S1=1、S2=1のときには、出力AO=L、A1=H、BO=Hとなる。このときには、AND回路860、861による判定は停止され、AND回路862による判定が実行されるが、入出力切替スイッチ968がオンとされるので、テスト入力パターン信号TIPがコンパレータ969、970に取り込まれ、結果としてドライバ965が自己判定される。

[0236]

この実施の形態2-7によれば、実施の形態1と同じ効果が得られる上に、テスト入力パターン信号TIPの電圧レベルを可変とし、またテスト出力パターン信号TOPに対する判定用電圧レベルを可変とすることができ、ディジタル回路に対する多種のファンクション試験を、電圧レベルを変えながら、効果的に実行できる。

[0237]

実施の形態2-8.

この実施の形態2-8は、実施の形態2-7に対応して高レベル側エラーデータ信号HES、低レベル側エラーデータ信号LES、および高低レベル間エラーデータ信号HLESを取り込むように改良したこの発明による半導体集積回路の試験装置の実施の形態である。図51はこの実施の形態2-8による出力判定部85と、エラー情報メモリ部90の構成を示す。

[0238]

この実施の形態2-8では、BOST装置20の出力判定部85は、図51に示すように、さらにOR回路866を有する。このOR回路866は3つの入力を有し、これらの3つの入力がそれぞれフリップフロップ864の出力Q1、Q

2、Q3に接続されている。このOR回路866の出力はパルス発生回路854に接続され、このパルス発生回路854の出力はインバータ回路855を介して、エラー情報メモリ部90の書き込み端子WRに接続されている。フリップフロップ864の出力Q1、Q2、Q3からの高レベル側エラーデータ信号HES、低レベル側エラーデータ信号LES、高低レベル間エラーデータ信号HLESは、エラー情報メモリ部90のDATA端子に供給される。

## [0239]

この実施の形態2-8によれば、高レベル側エラーデータ信号HES、低レベル側エラーデータ信号LES、高低レベル間エラーデータ信号HLESが高レベルHになる度に、パルス発生回路854がメモリライト信号MWRを発生し、これがインバータ回路855を経由して書き込み端子WRに供給されるので、高レベル側エラーデータ信号HES、低レベル側エラーデータ信号LES、高低レベル間エラーデータ信号HLESが高レベルHになる度に、これらのエラーデータがメモリアドレス信号MADとともにエラー情報メモリ部90に記憶される。CPU部33は、このエラー情報メモリ部90の記憶情報を読み出し、DUT10のエラー解析を行なう。

### [0240]

この実施の形態2-8では、実施の形態1と同じ効果を得た上で、さらに高レベル側エラーデータ信号HES、低レベル側エラーデータ信号LES、高低レベル間エラーデータ信号HLESを記憶することにより、エラー情報を充実させ、エラー解析能力を向上し、そのロジックアナライザ機能を充実させることができる。

#### [0241]

続いて、BOST装置20に対し、PCカードなどの着脱可能な記憶媒体を組み合わせるタイプのこの発明による半導体集積回路の試験装置の実施の態様3-1から3-6について説明する。これらの実施の形態3-1から3-6は、実施の形態1の機能を持った上に、それぞれこれから説明する構成、機能を付加して構成される。これらの実施の形態3-1から3-6も、この発明による半導体集積回路の製造方法に含まれる試験工程において、使用される。

実施の形態3-1.

図52はTPM部50に、着脱可能な記憶媒体を組み合わせるタイプの実施の形態3-1を示す。図52(a)はその組合わせによるBOST装置20の1つの実施態様を示し、図52(b)は組み合わせる記憶媒体の他の実施態様を示し、図52(c)は記憶媒体を組み合わせる回路基板を増設したBOST装置20の他の実施態様を示し、また図52(d)は記憶媒体の組合せによるBOST装置20の他の実施態様を示す。

[0242]

この実施の形態3-1では、図11、図12に示した実施の形態1-7に対し て、着脱可能な記憶媒体が組み合わされる。図52(a)の実施態様では、図1 1、12に示した回路基板215に着脱可能な記憶媒体230が組み合わせたB OST組立210Kが構成される。この着脱可能な記憶媒体230としては、P CカードATA仕様のPCカード、コンパクトフラッシュ(登録商標)メモリ、 スマートメディア、ミニチュアカード、マルチメディアカード、メモリスティッ クなど、I/F規格が標準化されていて、着脱可能な記憶媒体が使用される。図 52(a)に示すBOST組立210Kでは、回路基板215の一面に、カード 挿入スロットを有する保持部材231が取り付けられる。この保持部材231に は、記憶媒体230としてPCカードが使用され、これが着脱可能に保持される 。このPCカードからなる記憶媒体230は、BOST装置20のTPM部50 のメモリを構成する。このPCカードからなる記憶媒体230は、それ自体でT PM部50のメモリをすべて構成するようにすることもできるが、回路基板21 5にTPM部50の半導体メモリが搭載され、このPCカードからなる記憶媒体 230がTPM部50の記憶容量を増大させるように、加えられる形式も採用で きる。一般に、PCカードは、低速であるが、小型、大容量の記憶媒体であり、 とくにこの発明によるBOST装置20のTPM部50を構成するメモリに適し ている。

[0243]

図52(a)に示すBOST組立210Kでは、PCカードからなる記憶媒体230が直接的に保持部材231に挿入されるが、図52(b)に示すように、

カードアダプタ232が用意され、このカードアダプタ232に、記憶媒体230が着脱可能に取り付けられるように構成することも可能である。この図52(b)の実施態様では、カードアダプタ232が保持部材231に着脱可能に挿入される。この図52(b)の実施態様では、記憶媒体230として、コンパクトフラッシュ(登録商標)メモリ、スマートメディアなどが適している。

## [0244]

図52(c)の実施態様は、回路基板215に対して保持部材231を設けるとともに、さらにこの回路基板215に隣接して、回路基板215Aを増設したBOST組立210Lを使用する。結果として、この図52(c)のBOST組立210Lでは、5枚の回路基板211から215に、さらに1枚の増設回路基板215Aが加えられる。この増設回路基板215Aは、例えば回路基板215と平行に配置され、この増設回路基板215Aにも保持部材231が設けられ、図52(a)に示すPCカードからなる記憶媒体230または図52(b)に示すカードアダプタ232が挿入される。

# [0245]

図52(d)のBOST組立210Mでは、回路基板215に、比較的小さな寸法の保持部材231Aが設けられる。この保持部材231Aには、図52(b)に示す比較的小さな記憶媒体230が着脱可能に挿入される。

## [0246]

図53は実施の形態3-1に基づくBOST組立210Nを示す側面図である。このBOST組立210Nは、回路基板215A、215Bが増設され、これらの増設回路基板215A、215Bのそれぞれに保持部材231が付設されている構成を除き、他の構成は図11、12に示すBOST組立210Bと基本的に同じである。回路基板213、214、215、215A、215Bが回路基板211、212と垂直に配置される。回路基板215A、215Bには、それぞれ記憶媒体230に対するコネクタ233が付設されている。

#### [0247]

図54は記憶媒体230に対して、テストパターンデータTPDを書き込む場合のシステム構成例を示す。図54(a)では、パーソナルコンピュータ端末1

5が使用され、この端末15に記憶媒体230を挿入した状態で、記憶媒体230にテストパターンデータTPDが書き込みされる。テストパターンデータTPDの書き込みが終了した記憶媒体230がBOST装置20の保持部材231、231Aに挿入される。

図54(b)では、BOST装置20の保持部材231、231Aに、記憶媒体230を挿入した状態で、パーソナルコンピュータ端末15から記憶媒体230にテストパターンデータTPDの書き込みが行なわれる。この場合には、I/F部17を経由して、記憶媒体230へのテストパターンデータTPDの書き込みが行なわれる。

## [0248]

この実施の形態3-1によれば、BOST装置20を構成する回路基板に、PCカードなどの記憶媒体230を着脱可能に取り付け、この記憶媒体230を用いて、TPM部50を構成したので、TPM部50の記憶容量を簡単に増大することができ、この記憶媒体230により多くのテストパターンデータを記憶し、BOST装置20による試験機能を増強することができる。加えて、記憶媒体230は着脱可能であり、この記憶媒体230を別の端末などに挿入して、テストパターンデータを記憶させることもでき、BOST装置20を使わずに、簡便に、テストパターンデータの記憶を行なうこともできる。

[0249]

### 実施の形態3-2.

この実施の形態3-2は、PG部60にデュアルポートメモリを使用し、TPM部50からのテストパターンデータTPDのダウンロードを、PG部60からのテストパターン信号TPS、テスト入力・判定パターン信号JPSの読み出しと同時に行なうことができるように改良したこの発明による半導体集積回路の試験装置の実施の形態である。この実施の形態3-2では、着脱可能な記憶媒体230が使用され、とくにPCカードATM仕様に基づくPCカードが記憶媒体230として使用される。図55はこの実施の形態3-2によるBOST制御部40と、TPM部50と、PG部60の信号入出力システムを示す。また図56は図55に示す信号入出力システムの詳細を示す。

[0250]

この発明では、ディジタル回路に対する複数のテスト項目に対応した複数のテストパターンデータTPDがTMP部50に記憶され、この複数のテストパターンデータの中から実行テストパターンに対応したテストパターンデータがPG部60にダウンロードされる。この構成により、BOST装置20nにより、簡単にしかも効率的なディジタル回路のテストを実行できる。しかし、TPM部50からPG部60への実行テストパターンデータのダウンロードには時間がかかる。この実施の形態3-2では、PG部60にデュアルポートメモリを使用し、PG部60への実行テストパターンデータのダウンロードを、PG部60からのテストパターンデータTPDの読み出し動作中に、並行して実施できるようにして、ダウンロードにかかる時間を実効的に減少する。

## [0251]

PG部60は、図55に示すように、デュアルポートメモリ620を有する。 このPG部60は、多チャンネル構成とされ、例えば1チャンネル当たり32キロバイトとし、0から15チャンネルの16のチャンネルを構成する。

各チャンネルのデュアルポートメモリ620は、2つの入出力ポート621、622を有する。入出力ポート621は左ポート(Lポート)、入出力ポート621は右ポート(Rポート)である。これらの左ポート621、右ポート622は、それぞれ4つのポートPO1からPO4を含む。ポートPO1は読み出し書き込み信号R/Wの入力ポートであり、ポートPO2はデータ信号DQの入出力ポートであり、ポートPO3はアドレス信号ADDの入力ポートであり、ポートPO4はクロックCLKの入力ポートである。

#### [0252]

BOST制御部40は、PG部60との間で信号のやり取りを行ない、またTPM部50を構成する記憶媒体230との間で信号のやり取りを行なう。この記憶媒体230は、この実施の形態3-2では、PCカードATA仕様のPCカード230Aであり、信号はPCカードATA仕様に規定された信号となる。BOST制御部40からPCカード230Aへ供給される信号は、信号A[0..10]、カード選択信号/CE1/CE2、アトリビュート領域およびタスクファ

イル領域のレジスタ制御信号/OE、ATASEL信号、アトリビュート領域およびタスクファイル領域のレジスタ入力信号/WE、タスクファイル領域のレジスタのデータ出力信号IORD、タスクファイル領域のレジスタのデータ入力信号IOWR、タスクファイル領域へのアクセス信号/REG、RESET、/RESET信号、CSEL信号を含む。

## [0253]

BOST制御部40とPCカード230Aとの間で双方向にやり取りされる信号は、D[0..15]、BVD1信号、/STSCHG, /PDIAG信号、BVD2信号、/SPKR, /DASP信号を含む。PCカード230AからBOST制御部40へ供給される信号は、RDY, /BSY信号、/IREQ, /INTRQ信号、ライトプロテクト信号WP, /IOIS16信号、/INPAC信号、/WAIT信号、IORDY信号、電源電圧設定信号/VS1, /VS2、カード検出信号/CD1, /CD2を含む。

BOST制御部40にはCPU部33と、PCカードATA I/F17が接続される。

# [0254]

図56では、実施の形態3-2におけるBOST制御部40とCPU部33の詳細が示される。このBOST制御部40は、外部/内部信号切替回路480、アトリビュートアクセス回路とタスクファイルアクセス回路481、リセット生成回路482、カード装着検出回路483、R/W制御回路484、アドレス発生回路485、アドレスコマンド発生回路486、クロック回路487、割り込みフラグ制御回路488を有する。CPU部33は、CPU330とOR回路331を有する。

#### [0255]

外部/内部信号切替回路480は、BOST制御部40の外部のPCカードATAI/F17と、BOST制御部40の内部回路との切替を行なう。アドレスコマンド発生回路486はCPU330およびアドレス発生回路485と信号のやり取りを行ない、外部/内部信号切替回路480に信号A[0..10]、A[1..10]を供給し、またデュアルポートメモリ620のLポートのポー

トPO3に信号ADD [0...14] を供給する。アドレス発生回路485はデュアルポートメモリ620のRポートのポートPO3に信号A [0...14] を供給する。R/W制御回路484はデュアルポートメモリ620のRポートのポートのパートPO1に読み出し書き込み信号R/Wを供給する。テスト周期信号TCYは、R/W制御回路484、アドレス発生回路485に供給され、またデュアルポートメモリ620のRポートのポートPO4にクロックCLKを供給する。外部/内部信号切替回路480は、信号DQ [0...15] をデュアルポートメモリ620のR、LポートのポートPO2に供給する。

## [0256]

アトリビュート回路およびタスクファイルアクセス回路481は、デュアルポートメモリ620のLポートのポートPO4、PO1にそれぞれクロックCLK、読み出し書き込み信号R/Wを供給する。またこのアトリビュート回路およびタスクファイルアクセス回路481は、CPU330との間で信号のやり取りを行ない、外部/内部信号切替回路480に、信号AO、信号/REG、/CE1、/CE2、/OE、/WE、/IORD、/IOWR信号を供給する。リセット生成回路482はRESET信号を供給する。カード装着検出回路483には、信号/CD1、/CD2が与えられ、このカード装着検出回路483の出力は割り込みフラグ制御回路488に供給される。この割り込みフラグ制御回路488に供給される。この割り込みフラグ制御回路488には他にRDY、/BSY信号とアドレスコマンド信号が供給される。この割り込みフラグ制御回路488の出力(反転出力)はOR回路331に供給される

#### [0257]

図56に示すBOST制御部40とPG部60を構成するデュアルポートメモリ620は、1枚の回路基板490に搭載される。この回路基板490は、チャンネル0から15のそれぞれについて同様に構成され、各回路基板490のデュアルポートメモリ620からテストパターンデータTPDが読み出される。

#### [0258]

図57は実施の形態3-2により、TMP部50からPG部60ヘテストパタ ーンデータTPDを転送し、PG部60でテストパターン信号TPSとテスト入 力・判定パターン信号JPSを発生させ、DUT10の試験を行なう基本手順を示すフローチャートである。

## [0259]

この図57のフローチャートは、開始から終了までの間に、13のステップS10からS22を含む。これらのステップS10からS22は、すべてシリーズに実行される。開始直後、ステップS10では、テスタ18からBOST装置20のCPU部33に、BOST通信I/F部30を経由して、実行するテストに該当するテストコードTCDが送信される。次のステップS11では、BOST装置20のCPU部33は、READY/BUSYフラグ信号を低レベルしから高レベルHとし、このREADY/BUSYフラグ信号をテスタ18へ送信する。CPU部33は、次のステップS12において、受信したテストコードTCDに基づき、BOST制御部40を介してBOST装置20の各回路部分に初期設定を行なう。次のステップS13では、BOST制御部40はCPU部33の指示により、TPM部50からPG部60へ、実行するテストコードTCDに対応するテストパターンデータTPDを転送する。

# [0260]

ステップS13では、BOST制御部40からCPU部33へ、テストパターンデータTPDの転送完了を伝える。次のステップS15では、CPU部33はREADY/BUSYフラグ信号を高レベルHから低レベルLに戻し、これをBOST通信I/F部30を経由してテスタ18に通信する。テスタ18は、このREADY/BUSYフラグ信号の受信に基づき、ステップS16において、測定スタート信号MSTをCPU部33へ送信する。次のステップS17では、CPU部33は再びREADY/BUSYフラグ信号を低レベルしから高レベルHとし、このREADY/BUSYフラグ信号をテスタ18に伝達するとともに、BOST制御部40に対し、PG部60からのテストパターンデータTPDの読み出しを指示する。

## [0261]

この読み出し指示により、ステップS18では、BOST制御部40はPG部60から実行するテストパターンデータTPDの読み出しを行ない、PG部60

はその読み出しによってテストパターン信号TPSおよびテスト入力・判定パターン信号JPSを発生する。このテストパターン信号TPSはWF部80においてテスト入力パターン信号TIPに整形され、DUT・BOST I/F部95を経由してDUT10に送られ、DUT10のテストが実行される。ステップS19では、出力判定部85がDUT10からのテスト出力パターン信号TOPを、テストパターン信号TPSを用いて判定し、エラーが発生する毎に、そのエラー情報がエラー情報メモリ90に記憶される。次のステップS20では、エラー情報がエラー情報メモリ90からCPU部33へ読み出され、判定、解析される。ステップS21では、CPU部33はREADY/BUSYフラグ信号を高レベルHから低レベルLに変化させ、これをBOST通信I/F部30をテスタ18に伝達する。CPU部33は、続いてステップS22において、エラー情報の解析によって得られたエラーコードECDをテスタ18に送信する。

## [0262]

図58は、図57のステップS13におけるTPM部50からPG部60へのテストパターンデータTPDの転送と、ステップS18におけるPG部60からのテストパターンデータTPDの読み出し動作の詳細を示す。図58の上部には、(1)PCカード読み出し動作を示す。このPCカード読み出し動作は、PCカード230AからのテストパターンデータTPDの読み出し動作を示し、その下の(2)PG書き込み動作は、PCカード230Aから読み出されたテストパターンデータTPDのデュアルポートメモリ620への書き込み動作を示し、さらにその下の(3)PG読み出し動作は、デュアルポートメモリ620からのテストパターンデータTPDの読み出し動作を示す。

## [0263]

図58の(1) PCカード読み出し動作では、図(a) にPCカード230A に対する信号A[0..10]を、図(b) にカード選択信号/CE1信号を、図(c) にカード選択信号/CE2を、図(d) にタスクファイル領域のレジスタのデータ出力制御信号/IORDを、図(e) にタスクファイル領域のレジスタのデータ入力制御信号IOWRを、図(f) に信号D[0..15]を、また図(g) に/IREQ信号をそれぞれ示す。また、図58の(2) PG書き込み

動作と(3) PG読み出し動作では、それぞれ図(a)にクロックCLKを、図(b)に読み出し書き込み信号R/Wを、図(c)に信号A[0..14]を、また図(d)に、信号DQ[0..15]を示す。

[0264]

図58の(1) PC読み出し動作について説明する。このPC読み出し動作は、図58の上部に示すステップS101からS109のステップで実行される。まずステップS101では、セクタ転送を開始するシリンダ番号の下位8ビットが設定される。これは例えば、A[0..10]=4hに対応して実行される。次のステップS102では、セクタ転送を開始するシリンダ番号の上位8ビットが設定される。これは例えば、A[0..10]=5hに対応して実行される。次のステップS103では、カードのドライブ番号およびセクタ転送を開始するヘッド番号が設定され、これは例えば、A[0..10]=6hに対応して実行される。ステップS104では、セクタ転送を開始するセクタ番号が設定され、これは例えば、A[0..10]=3hに対応して実行される。

[0265]

ステップS105では、ホストとカード間で、リード/ライト転送するセクタ数が設定される。これら例えば、A[0..10] = 2 hに対応して実行され、D[0..15] = "00h":256回、"01h":初期値と設定される。これは256回の読み出しを設定することを意味する。ステップS106では、コマンドレジスタの設定が行なわれる。これは例えば、A[0..10] = 7 hに対応して実行され、D[0..15] = "20h":セクタ読み出しと設定される。ステップS107では、ステータスレジスタの読み出しが行なわれる。これは例えば、A[0..10] = 0 hに対応して実行され、アドレスが80hから58hに遷移するまで繰り返し読み出しが行なわれる。このステータスレジスタの読み出しステップS107において、アドレス80hではカード内部処理がBUSY状態となり、アドレス58hでは、カード内部処理が終了し、次のアクセスの受け付けが可能とされ、ドライブシークが完了し、またホストとデータレジスタとの間のデータ転送の準備が完了する。

[0266]

ステップS108では、データレジスタの読み出しが行なわれる。この例では、256回の読み出しが行なわれ、256×16ビット=512バイト/セクタの読み出しが実行される。次のステップS109では、再びステータスレジスタの読み出しが行なわれる。アドレス80hが50hに遷移するまでステータスレジスタの読み出しが繰り返される。このステータスレジスタの読み出しステップS109において、アドレス80hではカード内部処理がBUSY状態とされ、アドレス58hではカード内部処理が終了し、次のアクセスの受け付けが可能とされ、ドライブシークが完了する。

## [0267]

図58の(2) PG書き込み動作では、(1) PC読み出し動作のステップS 108に応じて、PCカード230Aから読み出されたデータが、PG部60のデュアルポートメモリ620の左側ポート621に書き込まれる。矢印A1は、PCカード230Aからデュアルポートメモリ620の左側ポート621に対するダウンロードの開始を示し、また矢印A2はそのダウンロードの終了を示す。この矢印A1と矢印A2との間には、複数のクロックが存在するが、各周期のクロックのそれぞれにより、D[0..15]からのデータを、左側ポート621のポートPO2にDQ[0..15]として書き込む。図58の(3) PG読み出し動作は、図57のステップS18に対応して、デュアルポートメモリ620の右側ポート622からテストパターンデータTPDの読み出しが行なわれる。この例では、前に、右側ポート622に書き込まれたテストパターンデータTPDがステップS18において読み出される。

#### [0268]

図59は、TPM部50からPG部60へのテストパターンデータTPDの転送と、PG部60からのテストパターンデータTPDの読み出しを、並列して行なう場合の手順を示すフローチャートである。図57に示す基本手順と相違するのは、ステップS18Aと、ステップ23A、23Bである。ステップS18Aでは、PG部60からテストパターンデータTPDを読み出し、テストパターン信号TPSとテスト入力・判定パターン信号JPSを発生し、これに基づき、DUT10のテストが行なわれるが、PG部60からのテストパターンデータTP

Dの読み出しに並行して、同時に、TPM部50からPG部60へのテストパターンデータTPDの転送が行なわれる。

[0269]

ステップS18Aに続くステップS23A、S23Bは、同時に並行して実行される。ステップS23Aは、ステップS13からステップS15を含むステップであり、TPM部50からPG部60へのテストパターンデータTPDの転送が行なわれる。ステップS23Bは、PG部60が発生したテストパターン信号TPSと、テスト入力・判定パターン信号JPSとに基づくエラー情報の書き込みとその読み出しとその解析を行なうステップであり、図57のステップS19からステップS22を含む。

[0270]

図 6 0 は、図 5 9 のステップ S 1 8 A における詳細な動作のタイミングチャートであり、図 5 8 と同様に、(1) P C 読み出し動作、(2) P G 書き込み動作、(3) P G 読み出し動作を示す。(2) P G 書込み動作は、デュアルポートメモリ 6 2 0 の左ポート 6 2 1 に対して、P C カード 2 3 0 A からのテストパターンデータを書き込む動作である。また(3) P C 読み出し動作は、デュアルポートメモリ 6 2 0 の右ポート 6 2 2 からのテストパターンデータの読み出し動作である。この図 6 0 によって、デュアルポートメモリ 6 2 0 に対し、テストパターンデータ T P D の書き込み動作と、読み出し動作が並行して行なわれることが明らかである。

[0271]

実施の形態3-2では、PG部60にデュアルポートメモリ620を使用することにより、TPM部50からPG部60へのテストパターンデータTPDの転送を、PG部60からのテストパターンデータTPDの読み出しと並行して行なうことができ、TPM部50からPG部60へのテストパターンデータTPDの転送のための特別な時間を短縮できる。また、実施の形態3-2でもPCカード230Aなどの着脱可能な記憶媒体230を使用するので、TPM部50の記憶容量の増大を図り、このTPM部50に、より多くのテスト項目に対応するより多くのテストパターンデータTPDを蓄積しておくことができるので、より多く

のテスト項目の中から、実行するテスト項目に対応したテストパターンデータを選択することにより、多種のファンクションテストに効果的に対応できる。また、PCカード230Aは、着脱可能であるので、BOST装置20から取り外し、別の端末で、テストパターンデータを書き込むこともでき、この書き込み動作でBOST装置20を使用する時間を短くでき、またその書き込みのためのBOST装置20の待ち時間を短縮できる。

[0272]

実施の形態3-3.

この実施の形態3-3はPG部60に2つのバンクメモリA、Bを使用し、実施の形態3-2と同様に、多種のファンクションテストを効果的に実行できるように構成されたこの発明による半導体集積回路の試験装置の実施の形態である。図61は実施の形態3-3によるPG部60の詳細構成を示す。この実施の形態3-3も、TPM部50に、PCカード230Aを使用するものである。

[0273]

この実施の形態3-3では、PG部60が、2つのバンクメモリA630、B631と、切替回路632と、切替回路633と、切替設定回路634を有する。バンクメモリA630、B631は、それぞれRW端子、CLK端子、ADD端子、DQ端子を有する。

切替回路632は、バンクメモリA630、B631に対する読み出し書き込み信号RWと、クロック信号CLKと、アドレス信号ADDを切り替えるもので、読み出し書き込み信号RWを受ける入力A0、A1と、クロック信号CLKを受ける入力B0、B1と、アドレス信号ADD[0..15]を受ける入力C0、C1と、それらに対応する出力FA0、FA1、FB0、FB1、FC0、FC1と、制御入力Sを有する。これらの読み出し書き込み信号RW、アドレス信号ADDは図57のBOST制御部40から供給され、クロック信号CLKはテスト周期信号TCYに基づく。

[0274]

制御入力Sが低レベルLであれば、入力A0は出力FA0、入力A1は出力FA1、入力B0は出力FB0、入力B1は出力FB1、入力C0は出力FC0、

入力C1は出力FC1となり、また制御入力Sが高レベルHになれば、入力A0はFA1、入力A1は出力FA0、入力B0は出力FB1、入力B1は出力FB0、入力C0は出力FC1、入力C1は出力FC0に切り替る。制御入力Sは、切替設定回路634から与えられ、この切替設定回路634はCPU部33により制御される。

[0275]

切替回路 632の出力 FA0、 FA1 はそれぞれバンクメモリA 630、 B 631 の RW 端子に、出力 FB0、 FB1 はそれぞれバンクメモリA 630、 B 631 の CL K 端子に、また出力 FC0、 FC1 はそれぞれバンクメモリA 630、 B 631 の ADD 端子に接続される。

切替回路 6 3 3 は入出力端子A、Bと、出力端子F 0 と、入力端子F 1 と、制御端子Sを有する。入出力端子A、Bは、それぞれバンクメモリA 6 3 0、B 6 3 1 の D Q端子に接続される。入力端子F 1 には、P C カード 2 3 0 A からの D Q [0...15] 信号が供給される。制御端子 S は、切替設定回路 6 3 4 に接続される。

切替回路 633では、制御入力 Sが低レベル Lのときに、入出力端子 A、 Bが それぞれ端子 F O、 F 1 に接続される。また、制御入力 S が高レベル H になれば、入出力端子 A、 B は、それぞれ端子 F 1、 F 2 に接続されるように切り替る。

[0276]

制御入力Sが低レベルLであれば、入出力端子Aが出力端子F0に、また入力端子F1は入出力端子Bに接続される。この状態では、バンクメモリA630は、切替回路632の出力FA0、FB0、FC0からの読み出し書き込み信号RWと、クロック信号CLKと、アドレス信号ADD[0..14]を受けて、読み出し動作を行ない、出力端子F0に読み出し出力を出す。一方、入力端子F1へのデータDQ[0..15]はバンクメモリB631のDQに接続され、このバンクメモリB631は、切替回路632の出力FA1、FB1、FC1からの読み出し書き込み信号RW、クロック信号CLK、アドレス信号ADDを受け、バンクメモリB631は書き込み動作を行なう。

[0277]

制御入力Sが高レベルHであれば、入出力端子Bが出力端子F0に、また入力端子F1は入出力端子Aに接続される。この状態では、バンクメモリB631は、切替回路632の出力FA0、FB0、FC0からの読み出し書き込み信号RWと、クロック信号CLKと、アドレス信号ADD[0..14]を受けて、読み出し動作を行ない、出力端子F0に読み出し出力を出す。一方、入力端子F1へのデータDQ[0..15]はバンクメモリA630のDQに接続され、このバンクメモリA630は、切替回路632の出力FA1、FB1、FC1からの読み出し書き込み信号RW、クロック信号CLK、アドレス信号ADDを受け、バンクメモリA630は書き込み動作を行なう。

## [0278]

このように実施の形態3-3では、バンクメモリA630が読み出し、バンク メモリB631が書き込みを行なう状態と、逆にバンクメモリA630が書き込 み、バンクメモリB631が読み出しを行なう状態とが、制御入力Sに応じて、 切り替えられ、バンクメモリA630、B631が、交互に読み出し、書き込み 動作を行なうので、実施の形態3-2のデュアルポートメモリ620を使用する ものと同様に、TPM部50からPG部60へのテストパターンデータの転送と 、PG部60からのテストパターンデータTPDの読み出しを、並行して、同時 に行なうことができる。また、実施の形態3-2でもPCカード230Aなどの 着脱可能な記憶媒体230を使用するので、TPM部50の記憶容量の増大を図 り、このTPM部50に、より多くのテスト項目に対応するより多くのテストパ ターンデータTPDを蓄積しておくことができるので、より多くのテスト項目の 中から、実行するテスト項目に対応したテストパターンデータを選択することに より、多種のファンクションテストに効果的に対応できる。また、PCカード2 30Aは、着脱可能であるので、BOST装置20から取り外し、別の端末で、 テストパターンデータを書き込むこともでき、この書き込み動作でBOST装置 20を使用する時間を短くでき、またその書き込みのためのBOST装置20の 待ち時間を短縮できる。

[0279]

次に、エラー情報メモリ部90にPCカードなどの着脱可能なメモリを使用す

るタイプのこの発明による半導体集積回路の試験装置の実施の形態4-1から4-3について説明する。これらの実施の形態4-1から4-3も、実施の形態1の機能に加えて、これから説明する機能、構成を付加したものである。また、これらの実施の形態4-1から4-3も、この発明による半導体集積回路の製造方法に含まれる試験工程で使用される。

[0280]

実施の形態4-1.

この実施の形態4-1は、エラー情報メモリ部90にPCカードなどの着脱可能な記憶媒体を組み合わせるように構成されたこの発明による半導体集積回路の試験装置である。図62はこの実施の形態4-1によるBOST装置20を示し、図62(a)はこの実施の形態4-1によるBOST装置20の1つの実施態様を示し、図62(b)は組み合わせる記憶媒体の他の実施態様を示し、図62(c)は記憶媒体を組み合わせる回路基板を増設したBOST装置20の他の実施態様を示し、また図62(d)は記憶媒体の組合せによるBOST装置20の他の実施態様を示す。図63は実施の形態4-1によるBOST装置20の側面図である。

[0281]

図62(a)に示すBOST装置20のBOST組立210Pは、図52(a)に示すBOST組立210Kと類似しており、図62(c)に示すBOST組立210Cに類似しており、図62(d)に示すBOST組立210Cに類似しており、図62(d)に示すBOST組立210Rは、図52(d)に示すBOST組立210Mに類似しており、また図63に示すBOST組立210Sは、図53に示すBOST組立210Nと類似しているが、PCカードなどの着脱可能な記憶媒体230が、エラー情報メモリ部90を構成するメモリとして、組み合わされる点でそれぞれ相違する。他の構成は図52、53の各BOST組立210K、210L、210M、210Nと同じであり、詳細な説明を省略するが、エラー情報メモリ部90も、実施の形態1-7で説明した通り、回路基板215に搭載されるので、回路基板215または増設される回路基板215A、215Bに、記憶媒体230が着脱可能に挿入される構成となっている。

[0282]

図64はエラー情報メモリ部90を構成する記憶媒体230に対するエラー情報の書き込みと読み出しのシステム構成例を示す。図64(a)では、BOST装置20の保持部材231、231Aに記憶媒体230が挿入された状態で、この記憶媒体230にエラー情報が記憶され、この記憶媒体230がパーソナルコンピュータ端末15に持ち込まれ、この端末15の中で、記憶媒体230に記憶されたエラー情報が読み出される。

図64(b)では、BOST装置20の保持部材231、231Aに、記憶媒体230を挿入した状態で、記憶媒体230に対するエラー情報の書き込みが行なわれ、この記憶媒体230に書き込まれたエラー情報が、パーソナルコンピュータ端末15に読み出される。この場合には、I/F部17を経由して、記憶媒体230からのエラー情報の読み出しが行なわれる。

[0283]

この実施の形態4-1では、BOST装置20を構成する回路基板に、PCカードなどの記憶媒体230を着脱可能に取り付け、この記憶媒体230を用いて、エラー情報メモリ部90を構成したので、エラー情報メモリ部90の記憶容量を簡単に増大することができ、この記憶媒体230により多くのエラー情報を記憶し、BOST装置20による試験機能を増強することができる。加えて、記憶媒体230は着脱可能であり、この記憶媒体230をテスタ18、別の端末などに挿入して、エラー情報の読み出し、解析を行なうこともでき、BOST装置20を使わずに、簡便に、エラー情報の解析を行なうこともできる。

[0284]

実施の形態4-2.

この実施の形態4-2は、エラー情報メモリ部90を、エラー情報取込部90 Aと、エラー情報記憶部90Bとで構成し、エラー情報取込部90Aにデュアルポートメモリ910を使用し、エラー情報記憶部90BにPCカード230Aを使用したものである。図65はこの実施の形態4-2によるBOST制御部40と、エラー情報取込部90Aと、エラー情報記憶部90Bの信号入出力システムを示す。また図66はこの図65に示す信号入出力システムの詳細を示す。

## [0285]

エラー情報の取り込みの高速化を図るには、エラー情報メモリ部90を構成するメモリを高速動作のメモリで構成するか、または低速動作のメモリを使う場合には、その低速メモリをインターリーブ方式(多段切替)で動作させることが考えられる。しかし、エラー情報メモリ部90が高価格化する問題があり、また回路規模の増大により、その小型化が難しくなる。この実施の形態4-2のように、エラー情報メモリ部90を、エラー情報取込部90Aとエラー情報記憶部90Bの2つに分けて構成すれば、エラー情報記憶部90Bを、TPM部50と同様に、動作速度が低く、記憶容量の大きなメモリで構成し、またエラー情報取込部90Aを、PG部60と同様に、動作速度が高く、記憶容量の小さなメモリで構成し、エラー情報メモリ部90の機能向上を図ることができる。

## [0286]

エラー情報取込部90Aは、図65に示すように、デュアルポートメモリ910を有する。このエラー情報取込部90Aは、多チャンネル構成とされ、例えば32キロバイトで、0から15チャンネルの16のチャンネルを有する。

エラー情報取込部90Aの各チャンネルには、このデュアルポートメモリ91 0に対する2つの入出力ポート911、912が設けられる。入出力ポート91 1は左側ポート(Lポート)、入出力ポート912は側右ポート(Rポート)で ある。これらの左側ポート911、右側ポート912は、それぞれ4つのポート PO1からPO4を含む。ポートPO1は読み出し書き込み指示信号R/Wに入 カポート、ポートPO2はデータ信号DQの入出力ポート、ポートPO3はアド レス信号ADDの入力ポート、ポートPO4はクロックCLKの入力ポートであ る。

### [0287]

BOST制御部40は、エラー情報取込部90Aとの間で信号のやり取りを行ない、またエラー情報記憶部90BのPCカード230Aとの間で信号のやり取りを行なう。PCカード230Aは、PCカードATA仕様のPCカードであり、信号はPCカードATA仕様に規定された信号となる。BOST制御部40からPCカード230Aへ供給される各種の信号は、図55に示した信号と同じで

ある。BOST制御部40とPCカード230Aとの間で双方向にやり取りされる各種の信号も、図55に示したと同じ信号を含む。BOST制御部40にはCPU部33と、PCカードATA I/F17が接続される。

この実施の形態4-2では、BOST制御部40はエラー情報取込部90Aにメモリアドレス信号MADを供給し、また出力判定部85からエラーデータ信号EDTの供給を受ける。

## [0288]

図66には、実施の形態4-2におけるBOST制御部40とエラー情報取込部90Aと、エラー情報記憶部90Bの詳細が示される。BOST制御部40は、図56に示したと同じ回路を有する。加えて、制御クロック発生回路489を有し、この制御クロック発生回路489は、メモリアドレス信号MADとエラーデータ信号EDTを受け、クロック信号CLKを発生する。このクロック信号は、デュアルポートメモリ910のポートP04に供給され、またメモリアドレス信号MADとエラーデータ信号EDTはそのポートP03に供給される。

## [0289]

図66に示すBOST制御部40とエラー情報取込部90Aを構成するデュアルポートメモリ910は、1枚の基板491に搭載される。この基板491は、チャンネル0から15のそれぞれについて同様に構成され、各基板491のデュアルポートメモリ910からエラー情報がPCカード230Aに供給される。

## [0290]

図67は実施の形態4-2により、エラー情報を取り込み、それを記憶する工程S191、S192を含んだテストの基本手順を示すフローチャートである。この手順は、図57に示す基本手順のステップS19が2つのステップS191、S192に分けられた点で、図57の基本手順と相違するが、その他のステップは図57と同じであるので、説明を省略する。

## [0291]

ステップS191では、エラー情報取込部90Aを構成するデュアルポートメモリ910にエラー情報の取り込みが行なわれ、またステップS192では、このデュアルポートメモリ910に取り込まれたエラー情報がエラー情報記憶部を

構成するPCカード230Aに転送される。

[0292]

図68は、図67のステップS191におけるエラー情報取込動作と、ステップS192におけるそのエラー情報記憶部90Bへの転送動作の詳細を示すタイミングチャートである。図68の上部の(1)PCカード書き込み動作は、ステップS192におけるPCカード230Aへの書き込み動作を例示し、その下の(2)エラー情報読み出し動作は、(1)PCカード書き込み動作に関連したデュアルポートメモリ910の左側ポート911からの読み出し動作を例示し、さらにその下の(3)エラー情報取込動作は、デュアルポートメモリ910の右側ポート912に対するエラー情報の取り込み動作を例示する。

[0293]

図68(1) PCカード書き込み動作では、(a) にPCカード230Aに対する信号A[0..10]を、(b) にカード選択信号/CE1信号を、(c) にカード選択信号/CE2を、(d) にタスクファイル領域のレジスタのデータ出力制御信号/IORDを、(e) にタスクファイル領域のレジスタのデータ入力制御信号IOWRを、(f) に信号D[0..15]を、また(g) に/IREQ信号をそれぞれ示す。また、図68(2) エラー情報読み出し動作と(3) エラー情報取込動作では、それぞれ(a) にクロックCLKを、(b) に読み出し書き込み信号R/Wを、(c) に信号A[0..14]を、また(d) に信号DQ[0..15]を示す。

[0294]

図68(2)エラー情報読み出し動作では、エラー情報取込部90Aのデュアルポートメモリ910の左側ポート911に書き込まれたエラー情報が、エラー情報記憶部90Bを構成するPCカード230Aに向かって読み出される。矢印A1は、その読み出しの開始を示し、また矢印A2はその読み出しの終了を示す。この矢印A1と矢印A2との間には、複数のクロックが存在するが、各周期のクロックのそれぞれにより、D[0..15]のデータが読み出される。図68(1)PC書き込み動作では、この(2)エラー情報読み出し動作により読み出されたエラー情報が、PCカード230Aに書き込まれる。図68(3)エラー

情報取込動作は、(2)エラー情報の読み出し動作の前に、右側ポート912に エラー情報が書き込まれることを示している。

## [0295]

図69は、エラー情報取込部90Aによるエラー情報の取り込み動作と、エラー情報取込部90Aからエラー情報記憶部90Bへのエラー情報の転送とを、並行して行なう場合の手順を示すフローチャートである。図67に示す基本手順との相違するのは、ステップS191、S192である。このステップS191ではエラー情報取込部90Aによるエラー情報の取り込み動作が行なわれ、またステップS192ではエラー情報取込部90Aからエラー情報記憶部90Bへのエラー情報の転送動作が行なわれるが、この図69は、これらの動作が並行して、同時に、行なわれる場合の動作を示すフローチャートである。

図69に示すように、ステップS191とステップS192は、並行して実行される。

## [0296]

図70は、図69のステップS191、S192における詳細な動作のタイミングチャートであり、図68と同様に、(1)PC書き込み動作、(2)エラー情報読み出し動作、すなわちデュアルポートメモリ910の左側ポート911からの読み出し動作、(3)エラー情報取込動作を示す。(2)エラー情報読み出し動作は、デュアルポートメモリ910の左ポート911からPCカード230Aへ向けての読み出し動作であり、(3)エラー情報取込動作は、デュアルポートメモリ910の右側ポート912によるエラー情報の取り込み動作を示す。この図70によって、デュアルポートメモリ910に対するエラー情報の取り込み動作と、デュアルポートメモリ910からの読み出し動作が並行して行なわれることが明らかである。

#### [0297]

実施の形態4-2では、エラー情報取込部90Aにデュアルポートメモリ910を使用することにより、エラー情報取込部50によるエラー情報の取り込み動作と並行して、エラー情報取込部90Aからエラー情報記憶部90Bへのエラー情報の転送を行なうことができ、エラー情報取込部90Aからエラー情報記憶部

90Bへのエラー情報の転送のための特別な時間を短縮できる。また、実施の形態4-2でもPCカード230Aなどの着脱可能な記憶媒体230を使用するので、エラー情報記憶部90Bの記憶容量の増大を図り、このエラー情報記憶部90Bに、より多くのエラー情報を蓄積しておくことができ、さらにPCカード230AをBOST装置20から取り外し、テスタ18、その他の端末で、エラー情報の分析を行なうこともでき、この場合には、BOST装置20に使用効率を上げることができる。

[0298]

実施の形態4-3.

この実施の形態4-3はエラー情報メモリ部90に2つのバンクメモリA、Bを使用し、実施の形態4-2と同様に、エラー情報処理を効率化できるように構成されたこの発明による半導体集積回路の試験装置の実施の形態である。図71は実施の形態4-3によるエラー情報メモリ部90の詳細構成を示す。この実施の形態4-3も、エラー情報メモリ部90に、PCカード230Aを使用するものである。

[0299]

この実施の形態4-3では、エラー情報メモリ部90が、2つのバンクメモリA930、B931と、切替回路932と、切替回路933と、切替設定回路934を有する。バンクメモリA930、B931は、それぞれRW端子、CLK端子、ADD端子、DQ端子を有する。

切替回路932は、バンクメモリA930、B931に対する読み出し書き込み信号RWと、クロック信号CLKと、アドレス信号ADDを切り替えるもので、読み出し書き込み信号RWを受ける入力A0、A1と、クロック信号CLKを受ける入力B0、B1と、アドレス信号ADD [0..15]を受ける入力C0、C1と、それらに対応する出力FA0、FA1、FB0、FB1、FC0、FC1と、制御入力Sを有する。これらの読み出し書き込み信号RW、アドレス信号ADDは図67のBOST制御部40から供給され、クロック信号CLKはその制御クロック発生回路489から供給される。

[0300]

制御入力Sが低レベルしであれば、入力A0は出力FA0、入力A1は出力FA1、入力B0は出力FB0、入力B1は出力FB1、入力C0は出力FC0、入力C1は出力FC1となり、また制御入力Sが高レベルHになれば、入力A0はFA1、入力A1は出力FA0、入力B0は出力FB1、入力B1は出力FB0、入力C0は出力FC1、入力C1は出力FC0に切り替る。制御入力Sは、切替設定回路934から与えられ、この切替設定回路934はCPU部33により制御される。

## [0301]

切替回路 932の出力 FA0、 FA1 はそれぞれバンクメモリA 930、 B 931 の RW 端子に、出力 FB0、 FB1 はそれぞれバンクメモリA 930、 B 931 の CL K 端子に、また出力 FC0、 FC1 はそれぞれバンクメモリA 930、 B 931 の ADD 端子に接続される。

切替回路933は入出力端子A、Bと、入力端子F0と、出力端子F1と、制御端子Sを有する。入出力端子A、Bは、それぞれバンクメモリA930、B931のDQ端子に接続される。入力端子F0には、エラー情報が供給される。制御端子Sは、切替設定回路934に接続される。

切替回路933では、制御入力Sが低レベルLのときに、入出力端子A、Bがそれぞれ端子F0、F1に接続される。また、制御入力Sが高レベルHになれば、入出力端子A、Bは、それぞれ端子F1、F2に接続されるように切り替る。

# [0302]

制御入力Sが低レベルしであれば、入出力端子Aが入力端子FOに、また出力端子F1は入出力端子Bに接続される。この状態では、バンクメモリA930は、切替回路932の出力FA0、FB0、FC0からの読み出し書き込み信号RWと、クロック信号CLKと、アドレス信号ADD[0..14]を受けて、エラー情報の書き込み動作を行なう。一方、出力端子F1はバンクメモリB931のDQ端子に接続され、このバンクメモリB931は、切替回路932の出力FA1、FB1、FC1からの読み出し書き込み信号RW、クロック信号CLK、アドレス信号ADDを受け、バンクメモリB931は読み出し動作を行なう。

[0303]

制御入力Sが高レベルHであれば、入出力端子Bが入力端子F0に、また出力端子F1は入出力端子Aに接続される。この状態では、バンクメモリA930は、切替回路932の出力FA0、FB0、FC0からの読み出し書き込み信号RWと、クロック信号CLKと、アドレス信号ADD[0..14]を受けて、読み出し動作を行ない、出力端子F1に読み出し出力を出す。一方、入力端子F0へのエラー情報はバンクメモリB931のDQに接続され、このバンクメモリB931は、切替回路632の出力FA1、FB1、FC1からの読み出し書き込み信号RW、クロック信号CLK、アドレス信号ADDを受け、バンクメモリB931は書き込み動作を行なう。

## [0304]

このように実施の形態4-3では、バンクメモリA930が読み出し、バンクメモリB931が書き込みを行なう状態と、逆にバンクメモリA930が書き込み、バンクメモリB931が読み出しを行なう状態とが、制御入力Sに応じて、切り替えられ、バンクメモリA930、B931が、交互に読み出し、書き込み動作を行なうので、実施の形態4-2のデュアルポートメモリ910を使用するものと同様に、バンクメモリA930、B931からPCカード230Aへのエラー情報の転送を、バンクメモリA930、B931におけるエラー情報の取り込みを動作と、並行して、同時に行なうことができる。また、実施の形態4-2でもPCカード230Aなどの着脱可能な記憶媒体230を使用するので、エラー情報メモリ部90の記憶容量の増大を図り、このエラー情報メモリ部90に、より多くのエラー情報を蓄積しておくことができる。さらにPCカード230AをBOST装置20から取り外し、テスタ18、その他の端末で、エラー情報の分析を行なうこともでき、この場合には、BOST装置20に使用効率を上げることができる。

## [0305]

次に、DUT10のディジタル回路に対する試験機能を持ったBOST装置20に、DUT10のアナログ回路に対する試験機能を持ったBOST装置20ANを組み合わせたタイプのこの発明による半導体集積回路の試験装置の実施の形態5-1から5-6は

、実施の形態1にBOST装置20ANを付加したものであり、実施の形態1の機能はそのまま保持している。これらの実施の形態5-1から5-6も、この発明による半導体集積回路の製造方法に含まれる試験工程において、使用される。

[0306]

実施の形態5-1.

この実施の形態 5 - 1 は、BOST装置 2 0 に、BOST装置 2 0 ANを組み合わせた半導体集積回路の試験装置であり、この試験装置は、モールド型半導体集積回路をDUT 1 0 とする場合における半導体集積回路の試験装置の実施の形態である。図72(a)はこの実施の形態 5 - 1 による試験装置におけるテストヘッド装置 1 2 Gに含まれたDUTボード 1 1 0 の上面図、図72(b)はその側面図、図72(c)はテストヘッド装置 1 2 Gに接続されるテスタ18の構成図である。このテストヘッド装置 1 2 Gは、図6に示す実施の形態 1 - 2 によるテストヘッド装置 1 2 Aと類似しており、BOST装置 2 0 ANを付加した点以外は、テストヘッド装置 1 2 Aと同じであり、同じ部分を同じ符号で示し、BOST装置 2 0 ANを中心に説明する。

[0307]

このテストヘッド装置12Gは、テストヘッド120と、DUTボード110と、BOSTボード201を有し、DUT10はモールド型半導体集積回路として構成され、DUTボード110上に搭載される。このBOSTボード201は、BOST装置20と、BOST装置20ANを有する。BOST装置20は、これまで実施の形態1から実施の形態4-3までに説明したディジタル回路に対するBOST装置であり、DUT10に含まれるディジタル回路をテストするのに、用いられる。BOST装置20ANは、アナログ回路に対するBOST装置であり、DUT10に含まれるアナログ回路に対するBOST装置であり、DUT10に含まれるアナログ回路をテストするのに用いられる。

[0308]

BOST装置20、20Aはともに共通のBOSTボード201上に、搭載され、DUTボード110の近傍に配置される。この実施の形態5-1では、BOSTボード201はDUTボード110の上に搭載される。

テスタ18は、BOSTボード201Aとの間でBOST制御信号185をや

り取りする。このBOST制御信号185には、テスタ18からBOSTボード 201A、DUTボード110への指令信号だけでなく、BOSTボード201 Aからテスタ18へのテスト解析結果信号も含まれる。

BOST制御信号185は、テスタ18とBOST装置20との間のBOST 制御信号とともに、テスタ18とBOST装置20ANとの間のBOST制御信 号も含む。

[0309]

DUT10のアナログ回路を試験するBOST装置20ANについて、その回路構成を図73に示す。まず、DUT10に含まれるアナログ回路250は、アナログ信号をディジタル信号に変換するA/D変換回路251と、ディジタル信号をアナログ信号に変換するD/A変換回路252を含んでいる。DUT10のアナログ回路250は多数のA/D変換回路251と、多数のD/A変換回路252を含むが、図73には代表的にそれぞれ1つのA/D変換回路251とD/A変換回路252を示している。

[0310]

BOST装置20ANは、A/D変換回路251に対してアナログテスト信号を供給する試験用D/A変換回路253と、D/A変換回路252に対してディジタルテスト信号を供給するDAC入力データ回路(DACカウンタ)を含んでいる。さらに、BOST装置20ANは、データ書き込み制御回路256、測定データメモリアドレスカウンタ257、測定データメモリ258、基準クロック回路259、クロック発生回路260、DSP解析部261を有する。このDSP解析部261はDSPプログラムROM262を有する。

[0311]

BOST装置20ANは、さらに、電源263、複数のリレーRY1からRY4を含むリレー回路264を有する。電源263はBOST装置20ANの各回路部分へ電源電圧を供給する電源であり、リレー回路264はBOST装置20ANからDUT10へ供給するテスト信号と、テストヘッド210からDUT10へ供給するテスト信号を切り替える。BOST装置20ANからDUT10へのテスト信号は、試験用D/A変換回路253からA/D変換回路251へのア

ナログテスト信号と、DAC入力データ回路255からD/A変換回路252へのディジタルテスト信号を含んでいる。試験用D/A変換回路253は、DAC入力データ回路255からのディジタルテスト信号をアナログテスト信号に変換し、A/D変換回路251に供給する。これらのテスト信号は、リレーRY1、RY2の切替により、テストヘッド120から直接供給することもできる。このテストヘッド120からのテスト信号には、DAC入力データ回路255では生成できないテストデータも含まれる。このテスト信号の切替に伴い、リレー回路264は、DUT10からのテスト出力をも切り替える。

#### [0312]

A/D変換回路251からのディジタルテスト出力は、BOST装置20ANの測定データメモリ258に供給され、またD/A変換回路252からのアナログテスト出力は、試験用A/D変換回路254によりディジタルテスト出力に変換され、測定データメモリ258に供給される。しかし、テストヘッド120からのテスト信号がDUT10に与えられる場合には、これらのテスト出力はリレーRY3、RY4により、テストヘッド120に供給される。テストヘッド120からのテスト信号には、BOST装置20ANとDUT10との接続をチェックするためのテスト信号およびBOST装置20ANの動作を診断するためのテスト信号も含まれる。

#### [0313]

DAC入力データ回路 2 5 5 から試験用 D / A 変換回路 2 5 3 に供給されたディジタルテスト信号(テストデータ)は、アナログテスト信号に変換され、DUT10のA / D 変換回路 2 5 1 に供給される。このA / D 変換回路 2 5 1 は、供給されたアナログテスト信号をディジタルテスト出力に変換し、このディジタルテスト出力は測定データメモリ 2 5 8 に供給されて記憶される。DAC入力データ回路 2 5 5 からD / A 変換回路 2 5 2 に供給されたディジタルテスト信号は、D / A 変換回路 2 5 2 によりアナログテスト出力に変換され、このアナログテスト出力は試験用 A / D 変換回路 2 5 4 に供給されてディジタルテスト出力に変換される。このディジタルテスト出力も測定データメモリ 2 5 8 に供給されて記憶される。測定データメモリ 2 5 8 は、A / D 変換回路 2 5 1 からのディジタルテ

スト出力と、D/A変換回路252から試験用A/D変換回路254を経由して供給されるディジタルテスト出力を、順次定められたアドレスに記憶する。

[0314]

DUT10のA/D変換回路251およびBOST装置20ANの試験用A/D変換回路254は、順次アナログ信号をディジタル信号に変換するが、1つのディジタル信号を発生する度にBUSY信号をそれぞれ出力する。これらのBUSY信号は、ともにBOST装置20ANのデータ書き込み制御回路256に供給される。このデータ書き込み制御回路256は、供給されたBUSY信号に基づき、DAC入力データ回路255のディジタルデータをデータ単位毎に次のディジタルデータへ順次進め、また測定データアドレスカウンタ257に対しては、測定データメモリ258のアドレスを順次進めるように作用する。

[0315]

このように、BUSY信号により、DAC入力データ回路255では、DUT10で変換されるディジタルデータをデータ単位毎に進められ、また測定データメモリ258では、DUT10で変換されたディジタル試験出力を記憶するためのアドレスが進められる。この結果、DUT10では、A/D変換回路251およびD/A変換回路252において順次試験に必要な変換が進められ、その変換された試験出力が測定データメモリ258に順次記憶される。

[0316]

A/D変換回路251およびD/A変換回路252に対するすべてのテストデータが供給され、それらのテスト出力がすべて測定データメモリ258に記憶された後、DSP解析部261は、DSPプログラム262に記憶されたプログラムを用い、測定データメモリ258に記憶されているテスト出力を順次読み出し、A/D変換回路251およびD/A変換回路252の変換特性の解析をする。この解析には、A/D変換特性パラメータ、D/A変換特性パラメータ、微分直線性、積分非直線性誤差などが含まれる。この解析の結果は、解析結果を示すエラーコードにより、テスタ18に伝達される。

[0317]

実施の形態 5-1は、DUT10に含まれるディジタル回路に対するファンク

ションテストをBOST装置20により、DUT10の近傍で効率良く実行できるとともに、DUT10に含まれるアナログ回路の試験も、BOST装置20ANを用いて、DUT10の近傍で効率よく実行できる。

[0318]

実施の形態5-2.

この実施の形態 5 - 2 も、BOST装置 2 0、20ANを含むこの発明による半導体集積回路の試験装置の他の実施の形態であり、この実施の形態 5 - 2 も D U T 1 0 と して、モールド型半導体集積回路がテストされる。図74 はこの実施の形態 5 - 2 におけるテストヘッド装置 1 2 Hを示す。このテストヘッド装置 1 2 H は、図7に示す実施の形態 1 - 3 のテストヘッド装置 1 2 B に類似しており、BOSTボード 2 0 1 が省略され、図7 2、7 3 に示すBOST装置 2 0 およびBOST装置 2 0 A N の各回路部品が D U T ボード 1 1 0 に直接搭載される。この構成を除くその他の構成は、実施の形態 5 - 1 と同じであり、同じ部分を同じ符号で示し、説明を省略する。

DUTボード110の右上面には、BOST装置20を構成する各回路部品(1)-(12)と、BOST装置20ANを構成する各回路部品が直接搭載され、この搭載部分において、BOST装置20、20ANとDUTボード110との接続が行なわれ、テストヘッド120との間で信号にやり取りが行なわれる。

[0319]

この実施の形態5-2によれば、モールド型半導体集積回路がDUT10とされる場合において、BOST装置20とBOST装置20ANをDUTボード110上に直接搭載しているので、DUTボード110の構成の簡略化を図りながら、BOST装置20、20ANをDUT10の近傍に配置して、DUT10のディジタル回路およびアナログ回路に対するテストを実施することができる。

[0320]

実施の形態5-3.

実施の形態 5-3も、BOST装置 20とBOST装置 20ANを使用する半導体集積回路の試験装置であり、この実施の形態 5-3は半導体ウエハがDUT 10とされる場合における半導体集積回路の試験装置の実施の形態である。この

実施の形態 5 - 3 による半導体集積回路の試験装置は、図75 に示すテストヘッド装置 12 I を有する。このテストヘッド装置 12 I は、図75 (a) に示すBOSTボード201と、図75 (b) に示すBOST I/Fボード203と、図75 (c) に示すDUTボード110を有する。図75 (d) はテストヘッド装置 12 I の側面図である。

[0321]

この実施の形態 5 - 3 で使用されるテストヘッド装置 1 2 I は、図 8 に示した実施の形態 1 - 4 によるテストヘッド装置 1 2 Cに類似している。このテストヘッド装置 1 2 I でも、実施の形態 1 - 4 によるテストヘッド装置 1 2 C と同様に、半導体ウエハが D U T 1 0 とされ、半導体集積回路を構成するために製造された半導体ウエハがテストされる。

このテストヘッド装置 12I は、BOST装置 20 とともに、BOST装置 20 ANもBOSTボード 201 C上に搭載しており、その他の構成は実施の形態 1-4 によるテストヘッド装置 12 Cと同じであるので、同じ部分を同じ符号で示し、説明を省略する。

[0322]

この実施の形態 5 - 3では、BOSTボード201がBOST I/Fボード203上に搭載され、このBOST I/Fボード203がプローブ針115を有するDUTボード110に搭載されるので、BOST装置20およびBOST装置20ANをDUT10である半導体ウエハの近傍に配置し、半導体ウエハに含まれるディジタル回路およびアナログ回路の各種テストを実施できる。

[0323]

実施の形態5-4.

実施の形態 5-4 も、ディジタル回路の試験用BOST装置 2 Oとアナログ回路の試験用BOST装置 2 OANを併用したタイプの半導体集積回路の試験装置の他の実施の形態である。この実施の形態 5-4 も、半導体ウエハがDUT 1 Oとされる場合における半導体集積回路の試験装置の実施の形態であり、この実施の形態 5-4 は図 7 6 に示すテストヘッド装置 1 2 Jを有する。図 7 6 (a) はテストヘッド装置 1 2 Jの上面図、図 7 6 (b) はその側面図である。このテス

トヘッド装置12Jは、図9に示す実施の形態1-5によるテストヘッド装置1 2Dと類似している。

[0324]

この実施の形態 5 - 4によるテストヘッド装置 1 2 Jは、DUTボード 1 1 0 の上面に、BOST装置 2 0 を構成する各回路部分(1) - (12)と、BOST装置 2 0 ANを構成する各回路部分とを直接搭載したものであり、その他の構成は図 9 に示す実施の形態 1 - 5 によるテストヘッド装置 1 2 Dと同じであるので、同じ部分を同じ符号で示し、説明を省略する。

[0325]

この実施の形態5-4では、BOST装置20の各回路部分およびBOST装置20ANの各回路部分をともにDUTボード110に直接搭載しているので、テストヘッド12Gの構成の簡略化を図り、併せてBOST装置20とBOST装置20ANをDUT10である半導体ウエハの近傍に配置し、半導体ウエハに含まれるディジタル回路およびアナログ回路の各種テストを実施できる。

[0326]

実施の形態5-5.

この実施の形態5-5も、ディジタル回路の試験用BOST装置20と、アナログ回路の試験用BOST装置20ANを併用するタイプの半導体集積回路の試験装置の実施の形態である。この実施の形態5-5はBOST装置20、20ANを併せて構成するBOST組立210Tを備えている。このBOST組立210Tは、5枚の回路基板211から215を組み合わせて構成される。

図77(a)はBOST組立210Tの基板構成の概念図であり、図77(b)はその外観斜視図である。

[0,327]

この実施の形態5-5によるBOST組立210Tは、図10に示した実施の形態1-6のBOST組立210Aに類似している。この実施の形態5-5によるBOST組立210Tは、ディジタル回路の試験用BOST装置20と、アナログ回路の試験用BOST装置20ANの各回路部品を、5枚の回路基板211から215に分散して搭載したもので、その他の構成は図10に示す実施の形態

1-6によるBOST組立210Aと同じである。

[0328]

回路基板211、212、213、214、215には、図1に示すBOST装置20の各回路部分(1)-(12)および図73に示すBOST装置20ANの各回路部分がともに分散して配置される。回路基板211は、第1のBOST I / F部を構成し、DUTボード110とBOST装置20、20ANとの間の信号接続を行なう。この回路基板211には、併せてBOST装置20の電源部99とBOST装置20ANの電源263が搭載される。回路基板212は、第2のBOST I / F部を構成し、回路基板211、213、214、215の接続を行う。併せて回路基板212には、DUT10のテストに必要な周辺回路(ライン切替リレー回路など)を搭載する。この回路基板212は、DUT10の品種毎に用意される。

[0329]

回路基板 2 1 3 には、BOST装置 2 0 のCPU 部 3 3 が配置される。回路基板 2 1 4 には、BOST通信 I / F部 3 0 が配置され、併せてBOST装置 2 0 ANのDAC入力データ 2 5 5、データ書込み制御回路 2 5 6、測定データメモリアドレスカウンタ 2 5 7、測定メモリ 2 5 8、基準クロック 2 5 9、クロック発生回路 2 6 0、DSP解析部 2 6 1 が配置される。回路基板 2 1 5 には、BOST装置 2 0 のBOST制御部 4 0、TMP部 5 0、PG部 6 0、出力判定部 8 5、エラー情報メモリ部 9 0、DUT・BOST I / F部 9 5 が配置され、併せてBOST装置 2 0 ANの試験用D / A変換回路 2 5 3、試験用 A / D変換回路 2 5 4、リレー回路 2 6 4 が配置される。

[0330]

この実施の形態5-5では、DUT10に必要なBOST機能に応じて、回路基板211、212、213、214、215を選択し、組み合わせることができ、機能拡張が容易になり、またBOST装置20、20ANの変更におけるフレキシビリティが向上する。また不要なハードウエアを組み合わせる必要がなく、BOST装置20、20ANのスリム化、低価格化を図ることが可能となる。例えば、回路基板211、213、214を標準基板(常時必要な基板)とし

、回路基板212、215をDUT10の種類に応じて交換、変更するなど、標準基板のリサイクル性を向上させ、低価格化を図る。またこの実施の形態5-5では、必要な基板のみを組み合わせることができることから、低価格化、スリム化が可能となる。

[0331]

実施の形態5-6.

この実施の形態5-6も、ディジタル回路の試験用BOST装置20と、アナログ回路の試験用BOST装置20ANを併用するタイプの半導体集積回路の試験装置の実施の形態である。この実施の形態5-6はBOST装置20、20ANを併せて構成するBOST組立210Uを備えている。このBOST組立210Uは、6枚の回路基板211から216を組み合わせて構成される。

図78(a)はBOST組立210Uの基板構成の概念図であり、図78(b)はその外観斜視図である。

[0332]

この実施の形態5-6によるBOST組立210Uは、図77に示した実施の形態5-5によるBOST組立210Tに比較し、更にもう1枚の回路基板216を増設したもので、この回路基板216は回路基板213、214、215と並行に配置される。この回路基板216は、回路基板211、212と垂直に配置される。この回路基板216は、回路基板211、212と垂直に配置される。この回路基板216に移設される。回路基板215に配置された各回路部分の一部が回路基板216に移設される。回路基板215には、BOST装置20のBOST制御部40、TMP部50、PG部60、出力判定部85、エラー情報メモリ部90、DUT・BOST I/F部95が残され、またBOST装置20ANの試験用D/A変換回路253、試験用A/D変換回路254、リレー回路264が回路基板216に移設される。その他の回路部品の配置は、実施の形態5-5によるBOST組立210Tと同じである。

[0333]

この実施の形態5-6では、必要に応じて、図79に示す切替接続が行なわれる。例えば回路基板215と、回路基板216と、テスタ18とを、DUT10の同一端子に、リレー回路217を経由して接続する。この場合には、回路基板

215に搭載されたBOST回路20の各回路部分と、回路基板216に搭載されたBOST装置20ANの各回路部分と、テスタ18とが、リレー回路217を介して、DUT10の同一端子に接続されるので、リレー回路217を切り替えることにより、BOST装置20と、BOST装置20ANと、テスタ18とを使い分けすることが可能となる。

[0334]

### 【発明の効果】

以上のようにこの発明による半導体集積回路の試験装置では、専用試験機を特別に開発することなく、テストパターンメモリに記憶するテストパターンデータを拡張することにより、被試験半導体集積回路のディジタル回路に対する試験機能を簡単に拡張することができる。併せて、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験をテスト補助装置で実施できる。

#### [0335]

また、この発明による半導体集積回路の製造方法では、専用試験機を特別に開発することなく、テスト補助装置のテストパターンメモリに記憶するテストパターンデータを拡張することにより、半導体集積回路に含まれるディジタル回路に対する試験機能を簡単に拡張しながら、テストパターンデータメモリに予め必要なテストパターンデータを記憶しておくことにより、迅速にディジタル回路の試験を実行でき、半導体集積回路の試験工程を効率化し、半導体集積回路をより効率良く製造できる。

[0336]

この発明は、半導体集積回路の生産工場において、半導体集積回路を試験する 試験装置として、また半導体集積回路の製造方法として産業上利用される。

## 【図面の簡単な説明】

- 【図1】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1の構成図。
  - 【図2】 実施の形態1の主要部分の詳細を示すブロック図。
  - 【図3】 実施の形態1の動作を示すタイミングチャート。

- 【図4】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態 1-1の構成図。
- 【図5】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-1の別の構成図。
- 【図6】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-2におけるテストヘッド装置の構成図。
- 【図7】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態 1-3 におけるテストヘッド装置の構成図。
- 【図8】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-4におけるテストヘッド装置の構成図。
- 【図9】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-5におけるテストヘッド装置の構成図。
- 【図10】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-6におけるBOST組立の展開図。
- 【図11】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-7におけるBOST組立の展開図。
  - 【図12】 実施の形態1-7におけるBOST組立の側面図。
- 【図13】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-8におけるBOST組立の展開図。
  - 【図14】 実施の形態1-8におけるBOST組立の側面図。
- 【図15】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-9におけるBOST組立の展開

図。

- 【図16】 実施の形態1-9におけるBOST組立の側面図。
- 【図17】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-10におけるBOST組立の構成図。
- 【図18】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-11におけるBOST組立の側面図。
- 【図19】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-12におけるBOST組立の側面図。
- 【図20】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-13におけるBOST組立の構成図。
- 【図21】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-14におけるBOST組立の側面図。
- 【図22】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-15におけるBOST組立の側面図。
- 【図23】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-16におけるテストヘッド装置の側面図。
  - 【図24】 実施の形態1-16の上面図。
- 【図25】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態1-17におけるテストヘッド装置の側面図。
- 【図26】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-1におけるBOST制御部とP

G部を示すブロック図。

- 【図27】 実施の形態2-1の動作を示すタイミングチャート。
- 【図28】 実施の形態2-1の動作を示すタイミングチャート。
- 【図29】 実施の形態2-1の動作を示すタイミングチャート。
- 【図30】 実施の形態2-1の動作を示すタイミングチャート。
- 【図31】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-2におけるBOST制御部とPG部を示すブロック図。
  - 【図32】 実施の形態2-2の一部の回路の詳細構成を示すブロック図。
- 【図33】 実施の形態2-2におけるプログラムカウンタの詳細を示すブロック図。
  - 【図34】 実施の形態2-2の動作を示すタイミングチャート。
  - 【図35】 図34のタイミングチャートに対応する制御コードを示す図表。
  - 【図36】 実施の形態2-2の動作を示すタイミングチャート。
  - 【図37】 図36のタイミングチャートに対応する制御コードを示す図表。
  - 【図38】 実施の形態2-2の動作を示すタイミングチャート。
  - 【図39】 図38のタイミングチャートに対応する制御コードを示す図表。
  - 【図40】 実施の形態2-2の動作を示すタイミングチャート。
  - 【図41】 図40のタイミングチャートに対応する制御コードを示す図表。
- 【図42】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-3におけるBOST制御部を示すブロック図。
- 【図43】 実施の形態2-3におけるパラレルシリアル変換器の詳細を示す ブロック図。
  - 【図44】 実施の形態2-3の動作を示すタイミングチャート。
- 【図45】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-4を示すブロック図。
- 【図46】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-5を示すブロック図。

- 【図47】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-6を示すブロック図。
  - 【図48】 実施の形態2-6の主要回路部分の詳細を示すブロック図。
  - 【図49】 実施の形態2-6の動作を示すタイミングチャート。
- 【図50】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-7におけるBOST・DUT I/F部を示すブロック図。
- 【図51】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態2-8における出力判定部とエラー情報メモリ部を示すブロック図。
- 【図52】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態3-1におけるBOST組立の展開図。
  - 【図53】 実施の形態3-1におけるBOST組立の側面図。
- 【図54】 実施の形態3-1における記憶媒体へのデータの書き込みシステムの説明図。
- 【図55】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態3-2におけるBOST制御部とTPM部とPG部を示すブロック図。
  - 【図56】 実施の形態3-2の詳細を示すブロック図。
  - 【図57】 実施の形態3-2による試験手順を示すフローチャート。
  - 【図58】 実施の形態3-2の動作を示すタイミングチャート。
  - 【図59】 実施の形態3-2による試験手順を示すフローチャート。
  - 【図60】 実施の形態3-2の動作を示すタイミングチャート。
- 【図61】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態3-3におけるPG部を示すブロック図。
- 【図62】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態4-1におけるBOST組立の展開

図。


- 【図63】 実施の形態4-1におけるBOST組立の側面図。
- 【図64】 実施の形態4-1における記憶媒体へのデータの書き込み、読み出しシステムの説明図。
- 【図65】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態4-2におけるBOST制御部とエラー情報メモリ部を示すブロック図。
  - 【図66】 実施の形態4-2の詳細を示すブロック図。
  - 【図67】 実施の形態4-2による試験手順を示すフローチャート。
  - 【図68】 実施の形態4-2の動作を示すタイミングチャート。
  - 【図69】 実施の形態4-2による試験手順を示すフローチャート。
  - 【図70】 実施の形態4-2の動作を示すタイミングチャート。
- 【図71】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態4-3におけるエラー情報メモリ部を示すブロック図。
- 【図72】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態5-1におけるテストヘッド装置の構成図。
- 【図73】 実施の形態 5-1 におけるアナログ試験用BOST装置の詳細を示すブロック図。
- 【図74】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態5-2におけるテストヘッド装置の構成図。
- 【図75】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態5-3におけるテストヘッド装置の構成図。
- 【図76】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態5-4におけるテストヘッド装置の構成図。

- 【図77】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態5-5におけるBOST組立の展開図。
- 【図78】 この発明の半導体集積回路の製造方法に使用される、この発明による半導体集積回路の試験装置の実施の形態5-6におけるBOST組立の展開図。
  - 【図79】 実施の形態5-6の試験切替構成を示すブロック図。 【符号の説明】
  - 10 被試験半導体集積回路、11 テスト回路基板(DUTボード)、
  - 18 試験機(テスタ)、20 テスト補助装置(BOST装置)、
  - 201 BOST回路基板 (BOSTボード)、
  - 30 BOST通信I/F部、33 CPU部、38 基準クロック部、
  - 40 BOST制御部、50 テストパターンメモリ部 (TPM部)、
  - 60 テストパターン信号発生器 (PG部)、
  - 70 タイミング信号発生器 (TG部)、80 波形整形部 (WF部)、
  - 85 出力判定部、90 エラー情報判定部、
  - 95 DUT·BOST I/F部、99 電源部、
  - 700 テスト周期信号発生回路、710 クロック信号発生回路、
  - 720 ストローブ信号発生回路、
  - 20A 共通部分、20B チャンネル部分、
  - 110 テスト回路基板 (DUTボード)、
  - 12A、12B、12C、12D テストヘッド装置、
- 210A, 210B, 210C, 210D, 210E, 210F, 210G,
- 210H, 210I, 210J BOST組立、
- 211, 212, 213, 214, 215, 215A, 215B 回路基板、
- 12E, 12F テストヘッド装置、120 テストヘッド、
- 410,410A プログラムカウンタ、
- 475 パラレルシリアル変換器、
- 700A テスト周期信号発生回路、710A セットクロック発生回路、


# 特2003-049893

- 710B リセットクロック発生回路、715A ストローブ信号発生回路、
- 966 高レベル電圧発生器、967 低レベル電圧発生器、
- 971 判定用高レベル電圧発生器、972 判定用低レベル電圧発生器、
- 210K, 210L, 210M, 210N BOST組立、
- 230 記憶媒体、230A PCカード、620 デュアルポートメモリ、
- 630, 631 バンクメモリ、
- 210P, 210Q, 210R, 210S BOST組立、
- 90A エラー情報取込部、90B エラー情報記憶部、
- 920 デュアルポートメモリ、930,931 バンクメモリ、
- 12G, 12H, 12I, 12J テストヘッド装置、
- 210T, 210U BOST装置、216 回路基板。


【書類名】 図面 【図1】




【図2】




【図3】





【図4】




【図5】














【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】




CN3 CN1 214 213 213


CN1


【図18】


CN3




【図19】









【図21】







【図23】




【図24】




【図25】




【図26】





【図27】




【図28】









【図31】




【図32】



【図33】




【図34】



【図35】

		TBA	TBAC (	ニド出力)		ADRC
		N	NOP	(0x1)	EA=0xFF	EB=0xFF
		N+1	NOP	(0x1)	MA=0x00	MB=0xFF
J.		N+2	NOP	(0x1)	MA=MB	MB=MA
		N+3	STOP	(0x6)		
4	7					


【図36】



【図37】

	TBA	TBAC (コート出力)	ADRC	
	N	NOP (0x1)	EA=0xFF EB=0xFF	
	N+1	NOP (0x1)	CA=0xFF CB=0xFF	
	N+2	NOP (0x1)	MA=0x00 MB=0x00	
	N+3	NOP (0x1)	MA=MA+1 MB=MB+1	
<b>\</b>	N+4	MAB/CAB N+3 (0x18)	MA=MA+1 MB=MB+1	
	N+5	STOP (0x6)		


【図38】



【図39】

	TBA	TBAC (コート出力)	ADRC
	N	NOP (0x1)	EA=0xFF EB=0xFF
	<b>N</b> +1	NOP (0x1)	CA=0xFF CB=0xFF
	N+2	NOP (0x1)	MA=0x00 MB=0x00
	N+3	MAB/CAB N+3 (0x18)	MA=MA+1 LMB+1
₩	N+4	STOP (0x6)	


【図40】




【図41】

	TBA	TBAC (コート出力)	ADRC
	N	NOP (0x1)	EA=0xFF EB=0xFF MC=0x00
	N+1	NOP (0x1)	CA=0xFF CB=0xFF
	N+2	NOP (0x1)	MA=0x00 MB=0x00
	N+3	NOP (0x1)	MA=MA+1 MB=MB+1
$ $ $\forall$	N+4	MAB/CAB N+3 (0x18)	MA=MA+1 MB=MB+1
	N+5	STOP (0x6)	


【図42】




【図43】




【図44】




【図45】




【図46】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】




【図54】




【図55】




【図56】





【図57】




## 【図58】









【図61】




【図62】




【図63】




【図64】





【図65】




【図66】












[69国]




格2003-049893




【【【图】





格2003-049893




[87图]









[94國]



【LL属】



[87图]



## 

【姚翼】

終開多機鏈属暗水な旧替,多鏈属の路回パをじた下の路回酵集本賞半 【題無】 と関連はの路回路東本賞半るきで行実い恵氏すべし、ご単簡,こしなとこるする

。るを案點を出た武襲の路回野集本尊半るを用動を水子 、

、多置装他輔イス〒る卡鯛焼き器回いをじトモの器回酢集本尊半 【段手光報】 モ。るも置酒ご舒迅に放基器回イス〒とな行きい頭い今の号引と器回酢集本尊半 晴きたーデビーをパイスモの遊戯よし高校に目取イスモの遊戯 、お置装地輔イス 市ち用題ら休中のたーデビーをパイスモの遊戯 、メリチャビーをパイスモる卡部 市ち用題。る下する器単発号引ビーをパイスモびき書きたーデビーをパイスモま できれそ、、と計値を出た読ら休しまたビーをパイスモぎを一デビーをパイスモま

ふんパターン信号発生器に書き込む動作は、制御部によって制御される。

1図 【図用盤】

## 

号 & 备 2 目 T 2 内 0 戊 2 田 升 干 储 京 東

[810900000]

导番服鐫

日42月8 辛0661

緑豋肤祩

日月辛更変 .1

田証券2003-3017791